← 返回 JSSC 论文列表JSSC 2008第4期MemorySRAMDRAM
Memory at VLSI Circuits Symposium
回顾1980年代VLSI电路研讨会中存储器技术的演进与创新
未明确提及
DRAMSRAM闪存位线预充电冗余技术
▸创新点1：直接感应技术（电路创新） - 通过引入直接感应方案，允许小单元信号在恢复前直接输出到I/O线，显著提高了DRAM的读取速度，尽管需要为每条位线配备大型双极检测器。
▸创新点2：位线噪声抑制（方法创新） - 通过识别并解决由于感应放大器激活时间差异导致的位线间噪声问题，提升了DRAM的可靠性和信号完整性。
▸创新点3：集总下拉/上拉驱动器（电路创新） - 采用集总式驱动设计，有效降低了放大阶段的峰值电流，从而减少了功耗并提高了电路的稳定性。
▸创新点4：CMOS DRAM中的闩锁失效机制研究（系统创新） - 发现并分析了带有衬底偏压生成器的CMOS DRAM在电源开/关和老化测试中的闩锁型失效机制，为后续设计提供了重要的可靠性改进方向。
Abstract
monori Sekiguchi, Member , IEEE
I. T HE 1980S
O
VER THE LAST two decades, the Symposium has been
the premier forum for memory, putting more emphasis on
seminal memory circuits rather than on record-setting perfor-
mances with actually fabricated full chips, which has been the
emphasis at the ISSCC. Indeed, it has been the breeding ground
for DRAMs, SRAMs, flash memories, and other memories.
By the time of the first Symposium in 1987, DRAM tech-
nology had already undergone revolutionary changes, a