← 返回 JSSC 论文列表JSSC 2008第5期Data Converters90nmDAC
A 12-GSs Phase-Calibrated CMOS Digital-to-Analog Converter for Backplane Communi
一款12-GS/s 8位数模转换器，用于背板通信，采用90nm CMOS工艺，功耗190mW。
90nm CMOS, 1-V和1.8-V电源, 190mW功耗, 12-GS/s速度
数模转换器背板通信相位校准CMOS高速信号处理
▸创新点1：12-GS/s高速转换技术 - 该论文通过创新的电路设计和时序优化，在90nm CMOS工艺下实现了12GS/s的采样率，显著提升了DAC的数据处理速度，支持24Gb/s的背板通信速率，解决了高速数据传输中的带宽瓶颈问题。
▸创新点2：相位校准技术 - 采用先进的相位同步和校准方法，有效减少了时序偏差和相位噪声，使INL和DNL分别达到0.31和0.28 LSB的高精度水平，提升了信号完整性和系统稳定性。
▸创新点3：低功耗设计 - 通过优化的电源管理和电路架构，在1V和1.8V双电源供电下仅消耗190mW功率，实现了高性能与低功耗的平衡，适合大规模部署的背板通信系统。
▸创新点4：宽带宽性能 - 在12GS/s随机数据下实现了7.1GHz的3dB带宽和32dB的SDR，显著提升了高频信号的处理能力，适用于高速背板通信和多通道数据传输场景。
Abstract
m Abbasfar , Senior Member , IEEE, Amir Amirkhany , Member , IEEE,
Metha Jeeradit, Student Member , IEEE, and Bruno W. Garlepp , Member , IEEE
Abstract—A 12-GS/s 8-bit digital-to-analog converter (DAC)
enables 24 Gb/s signaling over conventional backplane channels.
Designed in a 90-nm CMOS process, the circuit occupies an area
of 670
m
350
m and achieves INL and DNL of 0.31 and
0.28 LSB, respectively. Measured SNDR and SFDR are 41 dB and
51 dB at 750 MHz and 32.5 dB and 35 dB at 1.5 GHz. Measu