← 返回 JSSC 论文列表JSSC 2008第3期Clocking & PLLs0.18μm
AsAP: An Asynchronous Array of Simple Processors Zhiyi Yu, Michael J. Meeuwsen, Ryan W. Apperson, Omar Sattari, Michael Lai, Jeremy W. Webb, Eric W. Work, Dean Truong, Tinoosh Mohsenin, and Bevan M. Baas
实现了一个包含36个异步时钟独立处理器的简单可编程处理器阵列。
0.18μm CMOS, 1.8V, 520–540 MHz, 32 mW
异步处理器低功耗JPEG编码无线LANCMOS
▸创新点1：异步时钟独立处理器（系统创新）。该论文实现了36个异步时钟独立处理器，每个处理器在0.18微米CMOS工艺下独立运行，支持520-540 MHz的高频时钟，显著提升了系统的并行处理能力和灵活性。
▸创新点2：低功耗设计（电路创新）。处理器在1.8V电压下平均功耗仅为32 mW，在0.9V电压下功耗低至2.4 mW，通过动态电压调节和频率优化实现了高效能耗管理，适用于移动和嵌入式设备。
▸创新点3：支持多种应用（系统创新）。该处理器阵列能够高效执行JPEG编码器和IEEE 802.11a/g无线局域网基带发射器等复杂应用，展示了其广泛的应用场景和强大的处理能力。
▸创新点4：高集成度（电路创新）。每个处理器面积仅为0.66 mm²，在有限芯片面积内实现了高密度集成，为大规模并行计算提供了硬件基础。
Abstract
An array of simple programmable processors is implemented in 0.18 m CMOS and contains 36 asynchro- nously clocked independent processors. Each processor occupies 0.66 mm /50and is fully functional at a clock rate of 520–540 MHz at 1.8 V and over 600 MHz at 2.0 V. Processors dissipate an average of 32 mW under typical conditions at 1.8 V and 475 MHz, and 2.4 mW at 0.9 V and 116 MHz while executing applications such as a JPEG encoder core and a fully compliant IEEE 802.11a/g wireless LAN baseband transmitter.