2013

一种用于磁免疫检测的CMOS微系统，通过超顺磁材料的磁化动力学降低测量基线，提高信噪比。

1.2V 4Gb DDR4 SDRAM采用30nm CMOS工艺，通过双错误检测方案提升信号可靠性，实现3.3Gb/s高速操作。

19nm CMOS工艺下64Gb MLC NAND闪存，采用单边全位线架构，实现高性能编程吞吐量。

本文介绍了一种1V多模RF收发器，适用于无线体域网，支持IEEE 802.15.6和蓝牙低功耗标准。

一款用于3D图形顶点和像素着色的高性能照明加速器，采用32nm CMOS工艺，实现2.05 GVertices/s的吞吐量。

提出一种采用硅中介层上定制薄膜磁性电感器的2.5D集成电压调节器。

一款超低压可重构SIMD向量排列引擎，支持280mV至1.1V宽动态范围操作。

提出一种异构多核处理器，实现720p高清视频实时动态物体识别，能效提升2.54倍。

32nm SoC集成双核ATOM处理器和RF WiFi收发器，支持802.11g标准。

22nm三栅极CMOS技术中的162Mb SRAM设计，支持电压缩放，优化低频低压性能

65纳米工艺下32位亚阈值处理器，采用9T多阈值SRAM和自适应电源电压技术

一款无电池、19W MICSISM波段能量采集的身体传感器节点SoC，用于ExG信号采集与处理。

设计了一种用于RFID温度传感的低功耗、高精度CMOS温度传感器。

一款具有1Tpixel/s突发读取速度和780Mpixel/s连续读取速度的全局快门CMOS图像传感器。

提出一种基于力反馈闭环的MEMS加速度计接口，通过静电弹簧常数调制降低寄生电容不对称引起的偏移。

提出一种模块化1mm堆叠式传感平台，具有低功耗层间通信和自适应电源管理。

提出一种基于MEMS的可编程振荡器，采用温度数字转换器实现高精度频率稳定性。

一款8通道可扩展EEG采集SoC，集成高动态范围AFE和机器学习分类处理器，用于癫痫发作检测。

开发了8Mb多层交叉点ReRAM宏，写入吞吐量达443MB/s，采用TaOx ReRAM和新写入架构。

提出Bubble Razor技术，在45nm Cortex-M3处理器中消除时序裕量，实现60%能效提升或100%吞吐量增益

介绍了一种内置单次压缩感知的CMOS图像传感器架构。

Centip3De是一种基于集群的近阈值计算架构的3D多核处理器，具有64个ARM Cortex-M3核心。

无摘要提供，无法生成概要。

无摘要信息，无法提供概要

一款65nm CMOS工艺的60GHz四通道收发器，支持高速无线通信。

IEEE JSSC期刊专注于固态电路领域的研究，涵盖集成电路设计与分析。

2012 IEEE国际固态电路会议特刊介绍及多篇低功耗处理器与电路设计论文摘要。

开发了一种基于压电能量收集和2V有机电路的鞋垫计步器，用于柔性大面积能量收集应用。

2012年ISSCC会议精选论文，涵盖低功耗高性能数字电路、存储器、传感器等技术方向。

AMD 32nm x86-64处理器采用谐振时钟设计降低功耗

SleepWalker是一款65纳米低功耗微控制器，适用于物联网无线传感器节点，具有超低功耗和小尺寸特点。

SPARC T4处理器采用新一代64位多线程核心，性能提升显著，集成多项高速I/O和电源管理技术。

开发了一种用于低功耗数字助听器的PCM数字输入D类放大器。

一种采用电流缓冲米勒补偿和寄生极点消除技术的三阶段放大器，可驱动1至15nF电容负载。

提出一种采用单路径混频的频带转换调制器，实现55dB SNDR和4MHz带宽，功耗13mW。

本文介绍了一种基于光子时空相关性的单光子检测技术，实现了100米距离的深度成像。

本文提出了一种10 Gb/s线性突发模式接收器，具有高线性度和宽动态范围。

实现了一种2.4GHz次谐波注入锁定PLL，采用注入时间校准技术优化相位噪声性能。

一种采用65nm CMOS技术的24Gbps超低功耗光学通信接收器，利用RC双采样前端和动态偏移调制技术实现高效能。

提出一种异步流水线10位时间数字转换器，具有高分辨率、良好线性度和高吞吐量。

一种采用65nm CMOS工艺的自适应远端串扰消除发射机，集成单抽头FFE和XTC技术，最高速率7.5Gb/s。

本文研究了从65nm到8nm工艺节点下平面和垂直MTJ STT-MRAM的可扩展性及读写性能。

提出一种宽带IM3消除技术，用于CMOS衰减器，显著提高IIP3性能。

本文提出了一种新型指数近似方法，用于设计具有增益误差补偿的dB线性可变增益放大器。

提出一种基于单放大器双二阶网络的新型低功耗紧凑型环路滤波器，用于连续时间ΔΣ调制器。

提出一种基于异步采样的128x128直接光子计数X射线图像探测器，用于高质量医疗成像应用。

提出一种超低功耗异步逻辑自适应系统，用于无线传感器网络，实现最低功耗和高鲁棒性。

提出一种具有振幅反馈环的Class-C VCO，实现稳健启动和增强振荡。

该论文探讨了数字对象标识符在IEEE JSSC期刊中的应用。

40nm CMOS工艺下实现超过200GHz的三分频注入锁定频率分频器。

该期刊包含多篇关于高速低功耗通信电路设计的论文，涵盖接收器、信号处理等技术。

提出一种基于Flying-Adder分数分频器的第二代整数N锁相环，用于生成高纯度时钟信号。

提出一种高效能、高吞吐量、高精度的信号分量分离器芯片设计，用于非对称多级输出功率放大器。

提出一种高线性噪声整形流水线ADC，采用低复杂度前端调制器和残差反馈实现高阶噪声整形。

IEEE JSSC期刊专注于固态电路领域的研究，包括集成电路设计与分析。

提出数据感知传感参考方案，提升低压NAND-ROM的读取裕度和速度

欢迎Hossein Hashemi教授加入IEEE JSSC期刊担任副编辑。

多相电源调节器通过动态调整活动相数实现高效能供电

研究基于TSV的三维集成电路中电源噪声的分析与优化。

提出一种64像素超低功耗视觉传感器，嵌入动态背景减除功能。

本文展示了一种超低功耗超声波唤醒接收器，用于无线传感器网络。

本文介绍了一种40nm CMOS工艺下的低功耗接收前端，支持16Gb/s NRZ信号传输，功耗低于0.4mW/Gb/s。

采用65nm CMOS工艺的10位300MS/s流水线ADC，具有数字校准和数字偏置生成功能。

提出一种基于耦合传输线的高数据速率非接触接口，实现12 Gb/s通信速度

提出一种新型像素光电传感和跨阻前置放大技术，显著提升DVS对比敏感度和能效。

提出基于DLL的数据自对准器，减少TSV堆叠芯片中的数据冲突和功耗。

一款采用电荷导向逻辑的低功耗25Gbps CDR解串器

一款2.8-3.2GHz分数数字PLL，采用0.18μm CMOS工艺，实现230fs抖动和240.4dB FOM。

提出一种3百万像素100帧每秒的2.8微米像素间距CMOS图像传感器层，具有内置自测试功能。

一种基于GSM的时钟采集接收器，用于无线传感器网络唤醒，灵敏度达-87 dBm。

提出两种抗工艺变化的ReRAM读取方案，实现高速低功耗操作。

毫米级能量自给传感器系统，通过太阳能和薄膜锂电池实现零净能耗运行。

提出一种推挽式Class-C CMOS VCO，实现低功耗和高相位噪声性能。

提出一种可重构的时间交织ADC架构，支持1GSps 7-bit至250MSps 9-bit的灵活配置。

提出一种抗偏移的快速随机读取电流采样感测放大器，用于小电流非易失性存储器。

无摘要提供，无法生成概要

高频DC-DC升压转换器，采用高压设备和集成肖特基势垒二极管，实现高效能转换。

IEEE JSSC期刊专注于固态电路设计，涵盖集成电路和VLSI的晶体管级设计及相关技术。

提出扩展相关双采样技术(ECDS)，用于流水线ADC中运放增益误差的即时校准。

2013年IEEE JSSC期刊收录多篇前沿集成电路设计论文，涵盖高速接收器、唤醒接收器、ADC校准等技术。

欢迎Tsung-Hsien Lin教授加入IEEE JSSC期刊，他在RF和混合信号IC设计领域有丰富经验。

45纳米CMOS工艺中实现片上C-V/I-V联合表征系统，用于研究器件变异性。

提出一种新型零阶控制（ZOC）方案，用于PWM DC-DC转换器，通过比较器调节输出电压，实现高效率。

50mV输入无电池升压转换器用于热能收集

本期IEEE JSSC特刊聚焦2012年低功耗与高性能电路设计创新

第二代基于VCRO的数字背景校准过采样ADC，具有高带宽和低功耗特性。

提出一种异步时序策略的神经信号处理器，在0.25V下仅消耗460nW，显著降低功耗和能量。

提出一种低泄漏电流嵌入式SRAM，具有两种待机模式以适应不同温度，显著降低待机电流。

提出一种基于时钟转发的12 Gbps/lane铜缆链路，实现100米传输距离，采用低功耗时钟中继器。

22nm全数字动态自适应时钟分布技术，有效抑制电压跌落对处理器性能与能效的影响。

24 GHz多通道FBAR发射器，集成脉冲整形功能，支持OOK、BPSK和MSK调制。

一款65nm CMOS工艺下实现2.8 GS/s采样率、50.9 dB峰值SNDR的低功耗时间交错SAR ADC

32纳米工艺下采用早期预测-晚期校正技术的1GHz三态内容寻址存储器编译器，能效达0.58fJ/bit/search。

提出一种新型脉冲序列时间放大器，实现7位两步时间数字转换器，无需校准且性能优越。

一款用于3D成像的94 GHz毫米波至基带脉冲雷达收发器，具有高集成度和可编程脉冲延迟功能。

一款用于脑机接口的无线神经传感器，集成放大器、电源调节和通信电路，功耗低至105 µW。

提出一种前端低噪声放大器中的谐波抑制技术，用于宽带射频接收机，以减轻谐波混频器的严格匹配要求。

一种低静态电流异步数字LDO与PLL调制快速动态电压调节器结合的电源管理方案

提出一种基于隧穿速度分类的自适应多脉冲编程方案，用于提升NAND闪存的编程性能。

32nm CMOS SOI工艺下20.1-26.7GHz双环路PLL采用积分路径自校准方案降低增益峰值波动

提出一种基于32nm SOI嵌入式DRAM的动态芯片ID生成方法，实现高安全认证。

提出新型CSHBL和CCC技术，显著降低近阈值电压SRAM的能耗。

IEEE JSSC期刊专注于固态电路领域的研究，涵盖集成电路设计与分析。

该论文提出了一种集成技术，用于抑制pop-click噪声、降低EMI并检测短路条件。

2012年VLSI电路研讨会精选论文介绍，涵盖电路设计与半导体技术的最新进展。

开发了一种基于逻辑工艺的0.13µm 8Mb ReRAM测试宏，采用自适应读写辅助电路以提高良率和能效。

一种低功耗转发时钟I/O收发器架构，采用高输出/输入复用和电压缩放技术。

提出一种高效、大输出功率的毫米波数字发射机架构，适用于高速率m-ary QAM传输。

一种基于混合多相滤波器的24 GHz BFSK接收器，具有高频偏容忍度和低功耗特性。

一款基于0.18 µm CMOS工艺的256像素磁阻生物传感器阵列，用于超灵敏生物标志物检测。

65纳米GSM/GPRS/EDGE SoC集成BTFM，采用低中频接收器和极性发射器架构，优化干扰抑制。

展示了一款70-100 GHz的直接转换收发器相控阵芯片组，采用0.18 µm SiGe BiCMOS工艺，支持高速无线通信。

提出一种基于延迟鉴频器的主动相位噪声消除技术，显著降低环形振荡器PLL的相位噪声。

提出一种采用新型耐压开关的Class-G开关电容射频功率放大器，实现高效高线性输出。

一种用于远距离无线传感器的全集成无稳压器CMOS功率放大器

本文提出了一种基于线性化技术的低相位噪声25GHz VCO设计，并在32nm SOI CMOS工艺中实现。

一种基于标准逻辑工艺的嵌入式闪存，用于零待机功耗SoC

一种基于变压器的低功耗26GHz SiGe BiCMOS跨阻放大器，用于高速光接收机。

一款多频段移动模拟电视调谐器SoC，具有78dB谐波抑制和GSM阻塞性能

提出一种采用谐振多相LO和电流复用谐波抑制技术的宽带低功耗SDR接收机

设计了一种基于电荷复用技术的16点模拟域FFT电路，用于5GHz带宽的软件定义无线电前端。

无摘要信息，无法提供概要

无摘要

IEEE JSSC期刊专注于固态电路领域的研究，涵盖集成电路设计与分析。

2013年IEEE JSSC期刊特辑聚焦毫米波通信与高速无线链路技术

2012年IEEE射频集成电路专题概述，涵盖毫米波设计、PLL、SoC等方向。

本文首次提出并验证了两种新型可编程ESD保护电路设计机制。

提出一种用于纳瓦级LSI的带隙基准和亚带隙基准电路，无需电阻，仅使用MOSFET和双极晶体管。

一款采用65nm CMOS工艺的10位1GHz ADC，通过数字校准技术提升性能。

提出一种用于LCD列驱动IC的10位两阶段DAC，采用面积高效的多输出电压选择器和线性增强的DAC嵌入式运放。

采用XTCR技术的12Gb/s多通道IO前端设计，显著提升信号完整性

设计并制造了一种1 Mb非易失性嵌入式存储器，采用4T2MTJ单元，实现零待机功耗和高性能。

采用90nm CMOS工艺的6位4.1GS/s闪存ADC，通过时间域锁存插值技术减少比较器数量

提出一种采用混合模式自适应环路增益策略的Bang-Bang时钟数据恢复电路，提升抖动性能。

提出一种基于TSV的3D-SRAM半主从结构及自定时差分TSV信号传输方案，提升速度、功耗和良率。

提出一种用于低成本RFID非易失性存储器的低功耗GIDL-Free电压驱动器设计。

提出一种基于BAW谐振器的低功耗24GHz接收器，具有带宽可调功能。

一种用于传感器应用的可重构5至10位SAR ADC，具有功率可扩展特性。

提出一种采用噪声整形两步积分量化器的二阶ΔΣ ADC，实现高分辨率和一阶噪声整形。

一种正交电流复用放大器，通过堆叠差分输入对实现多通道传感，优化噪声与功耗平衡。

提出一种抗电源噪声的低抖动数字倍频延迟锁定环架构

对线性化低相位噪声VCO的25GHz PLL中方程(3)的变量错误进行修正。

IEEE JSSC期刊论文更正：关于2 Gbps吞吐量CMOS收发器芯片组的图19错误修正

无摘要

一款用于混合动力汽车发动机控制器的全双工无晶振CMOS收发器，集成片上天线。

IEEE JSSC期刊专注于固态电路设计，涵盖集成电路和VLSI的晶体管级设计及相关技术。

2013年6月IEEE JSSC期刊收录了多篇关于射频电路和信号处理的论文，涵盖全双工通信、BAW谐振器接收机、功率放大器等主题。

通过自适应电压供应技术实现环形振荡器在温度变化下的恒定频率输出

本文全面分析了采用射频高效功率放大器的异相系统，设计了一种高线性高效率的异相系统。

本文研究了可调谐N路径陷波滤波器，用于阻塞抑制，通过时钟频率调谐实现高性能滤波。

一款基于数字反相器的15位140μW MEMS麦克风调制器，支持可调带宽至超声波频率。

提出了一种基于BAW谐振器的2.4GHz低功耗接收器，无需PLL即可实现多通道选择。

0.35微米CMOS工艺实现265V交流至3.3V直流全集成转换器

65nm CMOS工艺实现的288GHz透镜集成平衡三推源，创下200GHz以上最高辐射功率记录。

一款基于DAC的多模发射器，具有22 GHz信号带宽和低功耗特性。

首款65nm CMOS乳腺癌诊断成像接收器，覆盖1.75-15GHz频段，具有高增益和低噪声特性。

一种用于WCDMA和WLAN应用的65nm CMOS数字极化发射器，具有AM复制反馈线性化技术。

一种采用PVT和失配不敏感TDC的数字分数N分频PLL，用于WiFi/WiMax射频。

一款用于VSAT应用的Ka波段全集成下变频器，实现高、低频段同时下变频至L波段。

一款集成可配置机器学习加速器的低功耗处理器，用于医疗信号分析

提出一种用于SoC中RF/模拟电路的可编程校准BIST引擎，支持高效测试和校准算法。

一款可重构单光子计数集成接收器，用于可见光通信，具有高动态范围和灵敏度。

提出一种毫米波TDD收发器的次谐波注入锁定正交频率合成器，支持60 GHz全频道并具备频率校准功能。

一款支持FTN和正交信号的多载波系统迭代解码器，提升带宽效率。

提出一种用于全高清30帧视频实时物体识别的98GOPS ANN搜索处理器

本文介绍了一种集成在2.4 GHz低功耗收发器前端的射频能量收集器，实现了15.9%的峰值功率转换效率。

设计了一种用于低功耗低频CMOS带通滤波器的Nauta跨导器静态互补恒偏置电路，优化并修调以实现工艺和温度无关的滤波器性能。

提出一种用于非连续双载波接收的复杂IF谐波抑制混频器

无摘要信息

无摘要

无摘要

本文提出两种采用动态偏置核心晶体管的Class-C CMOS VCO，优化振荡幅度并确保启动稳定性。

IEEE JSSC期刊专注于固态电路设计，涵盖集成电路和VLSI的晶体管级设计及相关技术。

IEEE JSSC期刊论文涵盖了固态电路会议的多篇论文，涉及多种电路设计和测量技术。

本期特刊收录了ESSCIRC 2012会议中的优秀论文，涵盖模拟与电源管理电路、数据转换器、数字电路、RF与通信、频率合成及成像技术等领域。

本文分析了斩波放大器中的电流噪声，提出了降低噪声的设计指南。

提出一种用于电池和太阳能传感器网络应用的低功耗单电感双输出DC-DC升压转换器，效率达87%，面积仅0.75 mm²。

本文提出了一种统一媒体应用处理器（UMAP），用于手持设备上的2D/3D图像分析与合成，支持实时增强现实（AR）和3D显示合成。

该期刊包含多篇关于集成电路设计的论文，涵盖音频放大器、模数转换器等主题。

提出一种低功耗10位170 MS/s两步二进制搜索辅助时间交错SAR ADC架构。

一款基于语音活动检测的低功耗音频前端芯片，适用于嵌入式SoC。

本文介绍了一种用于流水线ADC的MDAC均衡数字校正技术，通过数字FIR滤波器校正MDAC增益和动态误差，显著降低功耗。

采用磁调谐多模CMOS VCO实现57.5-90.1GHz超宽频率调谐范围

本文提出了一种带有冗余周期单抽头嵌入式DFE的6位1.6GS/s ADC，采用90nm CMOS工艺，实现了高能效的接收器设计。

提出一种带校准粗调和随机细调TDC的数字锁相环，显著提升相位噪声和抖动性能。

一款兼容AM/FM收音机的低EMI 3W音频D类放大器，采用驱动斜率控制和数字调制技术。

一款无需参考时钟的8.5-11.5Gbps SONET收发器，采用改进的数字四相关器频率检测算法实现快速频率捕获。

英特尔Xeon处理器E5系列中一款能效优化的32纳米20MB共享片上L3缓存设计

基于动态锁存器的毫米波分频器分析与设计，实现宽频带低功耗操作

提出一种新型SCRZ DAC，结合SC DAC的低时钟抖动敏感性和RZ DAC的低失真特性，显著提升调制器性能。

交错ADC设计考虑：通过量化分析噪声和驱动电路要求，提出时序校准技术降低高频输入下的图像干扰。

提出一种能效优化的可重构预加重电压模式发射机架构，实现10 Gb/s数据传输。

无摘要提供，无法生成概要

无摘要提供，无法生成概要

提出新型可重构开关电容电源管理单元EChO，显著降低睡眠-活动转换能耗。

本文提出了一种全数字纹波抑制技术的全集成电容式DC-DC转换器，通过双环控制实现电压调节和纹波控制。

通过时钟门控技术实现高谐波抑制的混频器设计

IEEE JSSC期刊专注于固态电路设计，涵盖集成电路和VLSI的晶体管级设计及相关技术。

首次观察到亚阈值逻辑电路中因nMOS与pMOS阈值电压不平衡导致的串扰噪声异常增加现象

IEEE JSSC期刊新任主编致辞，强调期刊在固态电路领域的领先地位及其高效管理。

IEEE JSSC期刊主编总结三年任期成果与感谢支持团队

SpiNNaker芯片是一款18核低功耗系统，专为大规模并行神经网络模拟设计。

提出一种高效无线深脑刺激系统，采用自适应电源控制和闭环电荷平衡技术。

本文介绍了一种基于先进SiGe技术的0.32 THz 4x4成像阵列，采用高效片上天线和低噪声CMOS放大器。

本文介绍了一种具有高效片上天线的W波段晶圆级相控阵发射器。

一款3.3V供电、2400mV摆幅的单端SiGe BiCMOS电缆驱动器，支持可编程预加重。

本文提出了一种采用65nm CMOS工艺的5位1.25GS/s电容折叠式闪存ADC，通过电容折叠技术和校准方案实现低功耗和高精度。

一款覆盖54至864MHz频段的TV空白频段发射器，采用谐波抑制混频器和低Q值滤波器设计，实现59.3dB谐波抑制比。

提出一种自适应远端串扰消除方案的单端并行接收器，显著降低串扰噪声。

提出一种针对6T-SRAM的后处理电子注入方案，精准修复低读取干扰容限单元。

一款低功耗16通道神经信号处理芯片，支持实时无监督聚类

采用65nm CMOS技术的四阶离散时间ΔΣ调制器，通过背景校准实现高动态范围与带宽。

提出一种带宽自适应麦克风前置放大器，根据输入信号带宽调整功耗，保持语音质量不变。

提出一种低电压体漏驱动读取方案，提升ReRAM在0.5V下的读取速度和良率。

一款用于3G/4G蜂窝收发器的CMOS射频双工器，具有高隔离度和低噪声特性。

提出一种新型PLL架构，通过频率提升技术实现74 dBc参考杂散抑制。

研究SiGe HBT在220-330GHz范围内的信号源设计与性能优化

基于SiGe HBT技术的太赫兹探测器阵列，实现0.7 THz下的高响应率和低噪声等效功率。

一种用于正畸托槽的无线应力映射系统，通过CMOS集成技术实现牙齿受力监测。

一种基于事件驱动的无时钟电平交叉ADC，采用信号依赖的自适应分辨率技术。

本文介绍了两种宽带毫米波LNA的设计与特性分析，采用T型匹配拓扑实现宽带宽。

设计一种安全的两线接口驱动的芯片级神经刺激器，用于视觉假体。

无摘要提供，无法生成概要。

高效硅基包络跟踪功率放大器设计，适用于宽带无线应用。

IEEE JSSC期刊专注于固态电路的分析、设计与性能研究，涵盖数字、模拟、微波及光电子集成电路。

介绍2012年第26届Bipolar/BiCMOS电路与技术会议的特刊内容

一款宽带CMOS直接转换接收器前端，具有低功耗和低成本特性，适用于多标准应用。

欢迎Brian Otis教授加入IEEE JSSC期刊担任副编辑，他在低功耗无线芯片设计等领域有丰富经验。

2013年IEEE JSSC期刊聚焦双极/BiCMOS电路与技术，涵盖太赫兹探测器、毫米波LNA等前沿研究。

64通道超宽带无线神经矢量分析仪SoC，具备闭环相位同步检测与刺激功能。

一款64通道神经记录SoC，集成混合信号FIR滤波器和915MHz无线发射器。

研究D波段CMOS电路实现低功耗超高速无线通信，展示98mW功耗的10Gbps收发器芯片组。

集成100MHz开关电源的S波段10W功率放大器，用于雷达阵列天线应用。

提出一种0.5V PWM CMOS图像传感器，采用阈值变化消除和可编程电流控制阈值技术，显著降低固定模式噪声并扩展动态范围。

提出一种基于增益提升C类反相器的音频调制器，适用于低电压微功耗高分辨率应用。

一款用于RFID应用的12V 83nJ CMOS湿度传感器，集成电容式湿度传感元件和高效电容数字转换器。

65nm CMOS工艺下高效能迭代级联BCH解码器，用于NAND闪存纠错。

一种用于60 GHz相控阵接收机的4路径LO生成系统，具有自动相位调谐功能。

40纳米CMOS工艺下实现的60GHz双模AB类功率放大器，通过新型晶体管布局和中和放大器级优化提升性能。

提出一种具有快速瞬态响应和增强轻载效率的固定频率自适应导通时间升压转换器

利用负阻抗技术同时消除Gilbert混频器中的闪烁噪声和IM3。

提出一种用于DRAM温度自适应刷新的片上CMOS温度计，显著降低自刷新电流。

提出一种L形7T SRAM单元和读位线摆动扩展方案，用于降低最小工作电压并优化面积效率。

提出一种多级门漏电流计时器，通过增强充电和温度补偿实现超低功耗和高精度时间同步。

提出一种宽带分数N锁相环，通过新型电荷泵和环路滤波器设计降低噪声并提升性能。

45纳米SOI CMOS中实现的45 GHz主动相移Doherty功率放大器，提高了增益和效率。

研究展示了一种基于CMOS工艺的肖特基二极管太赫兹成像阵列，适用于便携式太赫兹成像应用。

提出频率跟踪技术提升毫米波注入锁定分频器的锁定范围。

提出一种具有可编程LO频率的谐波抑制混频器设计，实现多频率合成与高谐波抑制。

本文提出了一种基于双正交架构的超宽带接收器，用于高精度定位和通信应用。

提出一种新型时间模式米勒补偿方案，用于高面积效率和高可靠性的DC-DC转换器。

IEEE JSSC期刊专注于固态电路的分析、设计与性能研究，涵盖数字、模拟、微波及光电子集成电路。

采用InP HBT与CMOS异质集成技术的13位1.33Gsps DAC，实现70dB SFDR

提出一种在不修改SRAM单元结构的情况下快速估计其读写稳定性的方法。

2012年化合物半导体集成电路研讨会论文集，涵盖GaAs、InP、GaN等技术的进展

IEEE JSSC 2013年10月刊收录了多篇关于集成电路设计的论文，涵盖数字模拟转换器、无线收发芯片、功率放大器等领域。

专利摘要提供了多级信号半比特预加重方法和参考电压驱动缓冲器的技术方案。

通过串联电阻抑制65nm CMOS VCO中的闪烁噪声上转换。

180纳米CMOS无电容宽带电感耦合功率接收器，提升无线微系统能量接收效率。

一款适用于400 MHz和2.4 GHz频段的低功耗可重构滑动中频收发器

提出一种基于反相器的8位数模相位转换器，采用谐波抑制技术提高线性度。

提出一种超低功耗和超低电压的全异步SAR ADC，通过泄漏功率降低技术显著提升能效。

一款10-Gb/s自适应并行接收器，采用联合XTC和DFE技术，通过功率检测实现FEXT和ISI的消除。

一种低功耗决策反馈均衡器接收器前端及其两步最小误码率自适应算法

采用低电压匹配线感应方案的18Mb全三态CAM，实现250MHz高频操作与低功耗

一款40MHz至1GHz全集成多标准硅调谐器，采用80nm CMOS工艺，具有低噪声和高线性度。

40纳米工艺下采用互易双网格实现多码率Turbo解码器，达535Mbps吞吐量。

提出一种低功耗实时神经模糊处理器，用于移动目标识别。

提出一种可配置带宽的电荷域滤波器，具有带宽校准和时钟脉冲调制功能。

40纳米CMOS工艺下采用异步SAR的64-fJ/转换步长连续时间调制器

45nm CMOS SOI技术中的宽带堆叠功率放大器设计

1GHz分数N锁相环采用FIR嵌入式相位插值器实现噪声滤波，降低相位噪声34dB。

一种嵌入低成本28nm FPGA的低功耗0.5-6.6 Gb/s自适应四通道收发器设计

近阈值480 MHz全数字PLL，采用自举DCO实现低功耗设计。

提出一种利用嵌入式DRAM固有指纹实现芯片自认证的架构

一种利用标准封装键合线作为功率电感的高效100MHz全集成降压转换器。

本文提出了一种用于无线胶囊内窥镜的非对称QPSK/OOK收发器SoC和JPEG图像编码器芯片组。

45nm CMOS亚阈值ECG处理器，采用统计误差补偿技术降低能耗

一种用于涡流位移传感器的15位分辨率、20MHz激励频率的集成接口设计。

无摘要

提出基于错误预测LDPC和错误恢复方案的高可靠性固态硬盘设计

采用非线性补偿技术的全集成52MHz频率参考，在0至80°C范围内实现1.7ppm温度精度。

两种新型毫米波数字控制振荡器（DCO）实现10%调谐范围和1MHz精细频率分辨率

IEEE JSSC期刊专注于固态电路的分析、设计与性能研究，涵盖数字、模拟、微波和光电子电路。

提出一种基于指令周期的动态电压缩放（iDVS）技术，用于低功耗处理器设计，实现高效能耗管理。

2012年亚洲固态电路会议特刊介绍及多篇低功耗、高性能电路设计论文摘要。

2012年亚洲固态电路会议精选论文特辑，涵盖智能社会集成电路应用。

提出一种电荷回收电路与系统，通过堆叠CPU间的能量复用延长电池寿命。

提出了一种用于微处理器的微型化基于BJT的温度传感器，具有高分辨率和快速响应能力。

提出一种用于计算摄影的可重构双边滤波处理器，显著降低能耗。

提出一种基于BBPLL的力平衡式惠斯通电桥设计，具有高电源噪声抑制能力和温度稳定性。

本文介绍了一种用于医疗超声成像的四通道收发器芯片，采用三级脉冲整形技术提高效率。

2013年IEEE固态电路期刊索引，涵盖多篇论文摘要及作者索引。

本文提出了一种集成DC-DC升压转换器的D类音频放大器，可在4Ω负载下提供2.65W功率，THD为1%，效率超过80%。

28nm工艺下实现20Gb/s低功耗短距离单端串行链路，采用地参考信号技术。

提出一种利用封装引线电感的四相全集成降压转换器，有效减小芯片面积并提高电流密度。

一款用于10G以太网应用的103-GSs 6位闪存ADC设计

提出一种采用Tomlinson-Harashima预编码的10Gbps 8抽头6位2-PAM/4-PAM发射机，通过流水线和半速率操作提升数据率。

一款高效能的10/12位40kS/s SAR ADC，采用数据驱动降噪技术，适用于传感器应用。

一款14位80 MS/s SAR ADC，采用65nm CMOS工艺，实现73.6 dB SNDR和31.1 mW功耗。

一款20位无时钟DAC，具有亚ppm级INL、75nVHz噪声和0.05ppm/°C稳定性

32nm CMOS工艺下实现的8位1.2 GS/s异步SAR ADC，采用双比较器交替工作和冗余电容DAC技术，功耗31mW。

一种采用28nm CMOS工艺的32Gb/s数据插值接收器，具有两抽头DFE。

一款用于电池供电传感器应用的20位增量型Zoom-ADC，具有6 ppm INL和1 µV偏移。

提出一种10Gb/s盲波特率ADC基CDR，采用积分-清零滤波器实现盲采样，并通过插值恢复眼图中心样本。

采用65nm CMOS技术实现的高功率宽带260GHz辐射源阵列

一种相位噪声和杂散滤波技术，通过利用相位噪声对称性实现互混噪声消除，显著降低接收机噪声系数。

提出一种基于F类振荡器的新型拓扑结构，通过优化相位噪声转换机制实现更低的相位噪声和更高的功率效率。

基于WiGig标准的60GHz全集成CMOS收发芯片组，支持移动应用，采用单载波调制降低功耗。

高压自偏置集成DC-DC降压转换器，采用全模拟MPPT算法，适用于静电能量收集。

32nm CMOS工艺下可扩展的64通道并行I/O芯片，实现1.024 Tb/s总带宽和2.6 pJ/bit能效

40 nm CMOS工艺下实现的39.8–44.6 Gb/s收发器芯片组，具有低功耗和高性能特点。

一款超低功耗98 GHz无晶振UWB收发器，适用于毫米级传感器节点

本文提出了一种低电压下高性能的Class-D CMOS振荡器设计。

IEEE JSSC 2013年12月特刊收录了多篇固态电路领域的高水平论文，涵盖了音频放大器、DC-DC转换器、无线能量传输等研究方向。

一款65纳米全集成WLAN 802.11g数字调制极性发射机，采用动态阻抗调制提升效率。

65nm CMOS工艺下实现66 Gb/s、46 mW功耗的3抽头判决反馈均衡器设计

提出一种基于回转器的主动N路径滤波器设计方法，实现宽频带可调谐和高线性度。

设计了一种300mV供电的2.4GHz接收器，采用变压器耦合技术降低功耗。

无摘要提供，无法生成概要

IEEE JSSC期刊专注于固态电路的分析、设计与性能研究，涵盖数字、模拟、微波及光电子集成电路。

该论文介绍了2013年IEEE国际固态电路会议上的最佳论文，涵盖模拟、数据转换器、RF、无线和有线通信等领域。

设计了一种用于6.78MHz谐振无线功率传输的高效接收电路3R，峰值效率达86%。

设计了一种多标准SAW-less接收器，采用电流模式架构，具有高线性度和谐波滤波功能。