JSSC 2013第11期Power Management65nm

A 250-MHz 18-Mb Full Ternary CAM With Low-V oltage Matchline Sensing Scheme in 6

采用低电压匹配线感应方案的18Mb全三态CAM，实现250MHz高频操作与低功耗

65nm CMOS, 1.0V, 250MHz

全三态CAM低功耗高频操作匹配线感应网络系统

▸电压降压转换器（方法创新）：通过集成高效的电压降压转换器，将工作电压降低至1.0V，显著减少动态功耗，相比传统方案降低33%的匹配线功耗，同时支持250MHz的高频搜索操作。

▸带匹配线隔离的差分感应放大器（电路创新）：采用差分感应放大器设计并结合匹配线隔离技术，有效抑制噪声干扰，提升信号完整性，实现42%的匹配线感应速度提升，增强系统稳定性。

▸参考电压生成方案（系统创新）：创新的参考电压生成电路优化了电压分配效率，确保在低电压环境下仍能维持高精度匹配，降低整体系统功耗至9.3W（比前代减少66%），适用于大规模TCAM设计。

▸全三态内容寻址存储器（TCAM）架构（系统创新）：通过整合上述技术，实现18Mb高密度存储阵列，在65nm CMOS工艺下达成低功耗（9.3W@250MHz）与高性能的平衡，为网络系统节能提供解决方案。

Abstract

An 18-Mb full ternary CAM wi th low-voltage match- line sensing scheme (LVMLSS) is designed and fabricated in 65-nm bulk CMOS process. LVMLSS has three key techniques: voltage down converter, differential sense ampliﬁer with matchline isolation, and reference voltage generation scheme. With these techniques, LVMLSS can reduce the dynamic power consumption of matchlines to 33% compare d with conventional one and real- izes 42% fast match-line sensing. At 1.0-V typical supply voltage, 250-MHz sear