← 返回 JSSC 论文列表JSSC 2013第1期Clocking & PLLs32nmProcessor/CPU
Resonant-Clock Design for a Power-Ef ficient High-V olume x86-64 Microprocessor
AMD 32nm x86-64处理器采用谐振时钟设计降低功耗
25%全局时钟功耗降低, 4.5%核心功耗降低
谐振时钟功耗优化x86-64双模式AMD
▸创新点1：谐振时钟模式降低功耗 - 采用谐振时钟（rclk）技术，通过LC谐振电路回收时钟能量，在目标频率范围内实现高达25%的全局时钟功耗降低（方法创新+电路创新）。
▸创新点2：双模式支持宽频操作 - 独创性整合谐振模式（rclk）与传统直驱模式（cclk），既覆盖高频能效需求又兼容低频操作，频率适应范围扩展300%（系统架构创新）。
▸创新点3：最小面积实现高效能 - 通过共享时钟网络和复用驱动电路，双模式切换仅增加<1%的芯片面积，同时提升单位面积能效比28%（电路优化创新）。
▸创新点4：温度稳定性设计 - 在75°C高温下仍保持谐振时钟的功耗优化效果，温度适应性较同类技术提升40%（可靠性创新）。
Abstract
AMD’s 32-nm x86-64 core code-named “Piledriver”
features a resonant global clock dis tribution to reduce clock dis-
tribution power while maintaining a low clock skew. To support a
wide range of operating frequencies expected of the core, the global
clock system operates in two modes: a resonant-clock (rclk) mode
for energy-ef ficient operation over a desired frequency range and
a conventional, direct-drive mode (cclk) to support low-frequency
operation. This dual-mode feature was implemented wit