← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2013第2期Other90nm

Low-V oltage Embedded NAND-ROM Macros Using Data-Aware Sensing Reference Scheme

提出数据感知传感参考方案，提升低压NAND-ROM的读取裕度和速度
256Kb容量，0.25V工作电压，速度提升66.7% @0.31V
NAND-ROM低压设计传感参考数据感知读取裕度
▸数据感知传感参考(DASR)方案：该方法创新通过动态调整参考电压，解决了NAND-ROM在超低电压下读取0和1时的位线放电电流不足和噪声干扰问题，显著提升了传感裕度。实验表明在0.25V超低电压下仍能稳定工作。
▸自适应参考电压调整：电路创新采用实时数据依赖性参考电压生成机制，使读0和读1的传感电位范围重叠，类似差分位线传感的效果。该技术将访问速度在0.31V电压下提升了66.7%。
▸支持0.25V超低电压工作：系统创新通过协同优化单元阵列效率和传感时序约束，实现了目前文献报道中最低工作电压的ROM宏设计，拓展了存储器在极低功耗场景的应用边界。
▸双模式256Kb宏设计：额外创新点包含带/不带代码反转方案的两种宏实现，通过工艺兼容性设计（90nm CMOS）验证了方案的普适性，为不同应用场景提供灵活选择。
Abstract
Density-prioritized memories such as NAND-ROM require a longer single-ended bitline (BL) sensing scheme to main- tain high cell array ef ficiency and therefore suffer from a reduced BL sensing margin at ultra-low supply voltages (VDD) for read-0. This is the result of 1) reduced BL discharge driving current due to limited cell size and driving voltage; and 2) a larger BL false drop noise for read-1. This study proposes a data-aware sensing reference (DASR) scheme, capable of maintaining sensing m