JSSC 2013第9期RF & Wireless0.13µm

A 5 Gb/s Single-Ended Parallel Receiver With Adaptive Crosstalk-Induced Jitter Cancellation Seon-Kyoo Lee

提出一种自适应远端串扰消除方案的单端并行接收器，显著降低串扰噪声。

0.13 µm CMOS, 65 mW at 5 Gb/s (4.3 mW/Gb/s/pin)

单端并行接收器自适应串扰消除CMOS技术低功耗高数据速率

▸自适应远端串扰消除方案：提出了一种创新的自适应引擎，嵌入在单个代表性通道CDR中，能够动态调整以抵消远端串扰（FEXT），从而显著降低抖动（高达75%）。这一方法创新通过实时适应信道变化，提高了系统的稳定性和可靠性。

▸硬件和功耗成本低：该接收器在0.13 µm CMOS技术中实现，仅消耗65 mW功率（4.3 mW/Gb/s/pin），通过优化电路设计和减少冗余模块，实现了高效的功耗管理。这一电路创新在保持高性能的同时，显著降低了硬件复杂度和成本。

▸适用于任何CDR和均衡电路：提出的方案具有高度通用性，可以无缝集成到任何时钟数据恢复（CDR）和均衡电路中，无需额外修改。这一系统创新扩展了技术的应用范围，使其适用于多种通信系统和标准。

▸性能指标突出：接收器在5 Gb/s的数据速率下实现了高达75%的FEXT-induced抖动减少，展示了其在高速通信中的卓越性能。这一技术突破通过实验验证，为未来高速接口设计提供了重要参考。

Abstract

This paper presents an adaptive far-end crosstalk cancellation scheme for a single -ended parallel receiver. The adaptation engine is embedded in a single representative channel CDR, and the receiver ef ﬁciently reduces the crosstalk noise with a minimal cost in hardware and power consumption. In addi- tion, the proposed scheme can be applied to any given CDR and equalizing circuits. The receiver is fabricated in 0.13 µm CMOS technology and achieves a reducti on of FEXT-induced jitter up to 75%. The receiver consumes 65 mW at 5 Gb/s (4.3 mW/Gb/s/pin) including a PLL for global clock distribution.