← 返回 JSSC 论文列表JSSC 2013第4期Digital Circuits65nm
A 025 V 460 nW Asynchronous Neural Signal Processor With Inherent Leakage Suppre
提出一种异步时序策略的神经信号处理器，在0.25V下仅消耗460nW，显著降低功耗和能量。
0.25V, 460nW, 65nm CMOS
异步时序漏电抑制亚阈值操作神经信号处理器低功耗
▸创新点1：异步时序策略动态最小化漏电（方法创新）。通过异步时序控制动态调整电路工作状态，仅在需要时激活计算单元，显著降低静态漏电功耗，实现460 nW的超低功耗运行。
▸创新点2：内置漏电抑制逻辑拓扑（电路创新）。采用新型逻辑电路设计，在晶体管级集成漏电流抑制机制，无需额外控制电路即可在0.25V超低电压下稳定工作，漏电降低4.4倍。
▸创新点3：自适应工艺变化和操作条件（系统创新）。通过异步架构的自适应特性，自动补偿65nm工艺下的阈值电压波动和温度变化，使能效比提升3.7倍。
▸创新点4：超低电压亚阈值操作（电路创新）。优化晶体管级设计实现0.25V亚阈值可靠运行，相比现有技术将工作电压降低50%，功率密度减少2.2倍。
Abstract
Further power and energy reductions via technology
and voltage scaling have become extremely dif ficult due to leakage
and variability issues. In thi s paper, we present a robust and
energy-efficient computation architecture exploiting an asyn-
chronous timing strategy to dynamically minimize leakage and to
self-adapt to process variations and different operating conditions.
Based on a logic topology with built-in leakage suppression, the
prototype asynchronous neural s ignal processor demonstrate