← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2013第11期Clocking & PLLs65nm

A 589-dB ACR 855-dB SBA 526-MHz Configurable-Bandwidth Charge-Domain Filter in 65

提出一种可配置带宽的电荷域滤波器，具有带宽校准和时钟脉冲调制功能。
58.9-dB ACR, 85.5-dB SBA, 41-dB转换增益, 19.5-MHz带宽, 320-MS/s采样率
电荷域滤波器带宽校准时钟脉冲调制多级架构CMOS
▸创新点1：带宽校准方案通过调制反馈增益和延迟控制插入损耗，使电荷域滤波器（CDF）能够抑制sinc失真，实现接近理想的砖墙滤波效果。这一方法创新显著提升了滤波器的频率响应精度和稳定性。
▸创新点2：多级CDF架构通过非抽取滤波技术实现多频率补偿，有效减少噪声折叠效应并降低芯片面积。这一系统创新在保持高性能的同时优化了硬件资源利用率。
▸创新点3：时钟脉冲调制（CPM）方案通过固定脉冲宽度和零插入调整时钟周期，为可变信道带宽提供稳定增益。这一电路创新在宽输入采样率范围（300-480 MS/s）内实现了可配置带宽（5-26 MHz）。
▸创新点4：该设计在65nm CMOS工艺下实现58.9dB邻道抑制（ACR）、85.5dB阻带衰减（SBA）和41dB转换增益，同时仅消耗8.4mW功率和0.52mm²面积。这一性能创新展示了高能效和小型化的完美平衡。
Abstract
Ac o n figurable-bandwidth charge-domain filter (CDF) with bandwidth calibration and clock-pulse modulation (CPM) is proposed. The bandwidth calibration scheme controls the insertion loss at a pre-speci fie df r e q u e n c yb ym o d u l a t i n gt h e feedback gain and delay; this helps the CDF to suppress the sinc distortion and thus achieve near-ideal brick-wall filtering. For multi-frequency compensation, a multi-stage CDF architecture is utilized to organize the feedback delay. Together with no