← 返回 JSSC 论文列表JSSC 2013第5期RF & Wireless65nm
A 65-nm GSMGPRSEDGE SoC With Integrated BTFM Tzung-Han Wu Member IEEE Hsiang-Hu
65纳米GSM/GPRS/EDGE SoC集成BTFM，采用低中频接收器和极性发射器架构，优化干扰抑制。
65nm CMOS, 灵敏度-110dBm, IIP3 9.5dBm, 图像抑制比65dBc, 功耗61mA
GSMGPRSEDGESoCBTFM
▸创新点1：低中频接收器数字IRR跟踪，通过数字方式实现镜像抑制比（IRR）的精确跟踪，显著提升了接收器的灵敏度（-110 dBm）和镜像抑制比（65 dBc），同时减少了电路面积和噪声系数。
▸创新点2：极性发射器架构SAW-less TX能力，采用极性发射器架构，无需表面声波（SAW）滤波器，实现了较小的面积和低电流消耗（61 mA），同时满足了GMSK和EDGE模式下的输出射频频谱（ORFS）要求（-68 dB和-64 dB）。
▸创新点3：干扰耦合最小化技术，通过频率规划、电路实现、收发器架构优化和数字时钟选择等多种技术，有效减少了SoC内部的干扰耦合，确保在全功能手机操作下三个无线系统的灵敏度和输出频谱几乎不受影响。
▸创新点4：环路增益归一化、直流偏移和AM/PM延迟补偿，在极性系统中实现了环路增益归一化误差小于1%、直流偏移小于1 mV和AM/PM延迟小于1.9 ns的精确补偿，显著提升了系统的稳定性和性能。
Abstract
A quad-band GSM/GPRS/EDGE cellular system,
implemented in 65-nm CMOS, is integrated in a m ultimedia SoC
with BT and FM. A low-IF receiver with digital IRR tracking is
selected for its smaller area and better noise figure. The receiver
achieves a sensitivity of
110 dBm, an IIP3 of 9.5 dBm, and a
calibrated image rejection ratio of 65 dBc, while consuming 61 mA.
The polar transmitter architecture is chosen for its SA W-less TX
capability, smaller area, and low curre nt consumption. It achieves
an