← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2013第11期Data Converters130nm

Supply-Noise-Resilient Design of a BBPLL-Based Force-Balanced Wheatstone Bridge

提出一种基于BBPLL的力平衡式惠斯通电桥设计，具有高电源噪声抑制能力和温度稳定性。
130nm CMOS, 1-V 电源, 124.5 µW 功耗, 10-kHz 带宽, 10.4-b 分辨率, 8.9-b 线性度
惠斯通电桥电源噪声抑制温度稳定性CMOS力平衡
▸创新点1：力平衡式惠斯通电桥设计（系统创新） - 采用闭环力平衡架构替代传统开环不平衡电桥，通过BBPLL（Bang-Bang Phase-Locked Loop）动态调节电桥平衡，显著降低非线性误差，实现0.7%的满量程输出误差（0.85-1.15V电源范围）。
▸创新点2：高电源噪声抑制（电路创新） - 提出混合信号PSRR增强技术，结合数字校准与模拟反馈，在10kHz带宽下实现52dB的噪声频率无关PSRR，支持+10dB超幅电源噪声抑制。
▸创新点3：温度稳定性优化（方法创新） - 通过温度补偿算法与基准电流源共模抑制设计，在100°C温变范围内将输出误差控制在0.56%（56ppm/°C），较传统方案提升3倍稳定性。
▸创新点4：能效优化架构（系统创新） - 采用全数字BBPLL替代传统ADC，在130nm CMOS工艺下实现124.5μW@1V功耗，达成13.03pJ/bit-conversion的FoM，能效比同类提升40%。
Abstract
An energy-ef ficient and supply- and temperature-re- silient resistive sensor interface in 130-nm CMOS technology is presented. Traditionally resis tive sensors are interfaced with a Wheatstone bridge and an amplitud e-based analog-to-digital converter (ADC). However, bot h the unbalanced Wheatstone bridge and the ADC are highly affected by supply voltage vari- ations, especially in smaller CM OS technologies with low supply voltages. As alternative to ratiometric measuring, this paper presents a