JSSC 2013第2期Power Management0.13µm CMOSTDC

A 300-MSs 176-ps-Resolution 10-b Asynchronous Pipelined Time-to-Digital Converte

提出一种异步流水线10位时间数字转换器，具有高分辨率、良好线性度和高吞吐量。

300 MS/s, 1.76 ps分辨率, 1.8 ns转换范围, DNL 0.6 LSB, INL 1.9 LSB

时间数字转换器异步流水线数字校准高分辨率高吞吐量

▸创新点1：1.5位/级流水线架构（电路创新） - 采用1.5位/级的流水线架构，显著提高了时间数字转换器（TDC）的分辨率和线性度，实现了176 ps的高分辨率和10位精度，同时优化了面积效率。

▸创新点2：片上数字背景校准（系统创新） - 集成了数字背景校准技术，有效校正了七个最高有效位（MSB）级的残差减法误差，提升了动态性能，实测DNL和INL分别达到0.6 LSB和1.9 LSB。

▸创新点3：异步时钟方案（方法创新） - 采用异步时钟方案实现流水线操作，避免了同步时钟的时序限制，将吞吐率提升至300 MS/s，同时降低了功耗和时钟分布复杂度。

▸创新点4：高分辨率与宽动态范围结合（系统创新） - 在0.13µm CMOS工艺下实现1.76 ps分辨率和1.8 ns总转换范围，兼顾了精细时间测量与大输入范围的需求。

Abstract

This paper presents an asynchronous pipelined all-digital 10-b time-to-digital converter (TDC) with ﬁne reso- lution, good linearity, and high throughput. Using a 1.5-b/stage pipeline architecture, an on-chip digital background calibration is implemented to correct residue subtraction error in the seven MSB stages. An asynchronous clocking scheme realizes pipeline operation for higher throughp ut. The TDC was implemented in standard 0.13-µm CMOS technology and has a maximum throughput of 300 MS/