← 返回 JSSC 论文列表JSSC 2013第1期Data Converters0.15 µmNeural Network AcceleratorCMOS Image Sensor
CMOS Image Sensor With Per-Column ΣΔ ADC and Programmable Compressed Sensing
介绍了一种内置单次压缩感知的CMOS图像传感器架构。
256x256像素, 0.15 µm CIS工艺, 最大帧率120 fps, 压缩模式下帧率480/960/1920 fps
CMOS图像传感器压缩感知ΣΔ ADC像素阵列图像重建
▸创新点1：内置单次压缩感知技术（方法创新）。通过列复用器随机选择像素值输入ΣΔ调制器，实现单次曝光下的压缩感知，无需多次采样即可获得压缩测量值，显著降低数据量（压缩比1/4至1/16）并保持351 µV低读取噪声。
▸创新点2：每列ΣΔ ADC架构（电路创新）。采用列级ΣΔ ADC替代传统全局ADC，实现并行模数转换，支持480-1920 fps超高帧率，同时仅增加1.8%芯片面积开销，功耗维持在96.2 mW。
▸创新点3：可编程压缩比设计（系统创新）。通过硬件配置灵活切换压缩比（1/4/1/8/1/16）与工作模式（压缩感知/常规拍摄），适应不同场景需求，常规模式下仍支持120 fps全分辨率输出。
▸创新点4：片上压缩与离片重构协同优化（系统创新）。传感器仅输出压缩测量值，依赖外部算法重构图像，在保证图像质量（优于降采样）的同时大幅减少数据传输带宽，适合资源受限的嵌入式应用。
Abstract
A CMOS image sensor architecture with built-in
single-shot compressed sensing is described. The image sensor
employs a conventional 4-T pixel and per-column ΣΔ ADCs. The
compressed sensing measurements are obtained via a column
multiplexer that sequentially a pplies randomly selected pixel
values to the input of each ΣΔ modulator. At the end of readout,
each ADC outputs a quantized value of the average of the pixel
values applied to its input. The image is recovered from the
random linear measur