JSSC 2013第11期Digital Circuits40nm

Reconﬁgurable Processor for Energy-Ef ﬁcient Computational Photography Rahul Rit

提出一种用于计算摄影的可重构双边滤波处理器，显著降低能耗。

40nm CMOS, 0.5V-0.9V, 13 megapixels/s, 17.8mW

计算摄影双边滤波低功耗可重构处理器HDR成像

▸创新点1：可重构处理器设计（系统创新） - 该论文提出了一种可扩展的可重构双边滤波处理器，专为计算摄影应用（如HDR成像、低光增强和眩光减少）优化，通过硬件重构支持多种图像处理任务，显著提高了处理效率和灵活性。

▸创新点2：优化的流水线与调度（方法创新） - 通过精细的流水线设计和任务调度，将本地存储需求降低至数十kB，同时保持了高吞吐量（13兆像素/秒），在资源受限的嵌入式系统中实现了高效的并行处理。

▸创新点3：低功耗运行模式（电路创新） - 采用动态电压频率调整（DVFS）技术，支持从0.5V/25MHz到0.9V/98MHz的多档功耗模式，在98MHz下仅消耗17.8mW，相比软件实现显著降低了能耗。

▸创新点4：能效优化（系统创新） - 在40nm CMOS工艺下实现了高能效比，与移动处理器上的软件实现相比，能量消耗大幅减少，适用于电池供电的移动设备。

Abstract

This paper presents an on-chip implementation of a scalable recon ﬁgurable bilateral ﬁltering processor for computa- tional photography applications such as HDR imaging, low-light enhancement, and glare reduction. Careful pipelining and sched- uling has minimized the local storage requirement to tens of kB. The 40-nm CMOS test chip operates from 98 MHz at 0.9 V to 25 MHz at 0.5 V. The test chip processes 13 megapixels/s while con- suming 17.8 mW at 98 MHz and 0.9 V , achieving signiﬁcant energy