← 返回 JSSC 论文列表JSSC 2013第11期RF & Wireless0.18 µm CMOS
AR e c o nfigurable Sliding-IF Transceiver for 400 MHz24 GHz IEEE 802156ZigBee WB
一款适用于400 MHz和2.4 GHz频段的低功耗可重构滑动中频收发器
1608–1988 MHz PLL合成器，21%调谐范围
无线体域网收发器低功耗可重构架构IEEE 802.15.6
▸创新点1：可重构滑动中频架构（系统创新） - 通过动态调整中频频率，仅需一个21%调谐范围的PLL（1608–1988 MHz）即可覆盖400 MHz和2.4 GHz双频段，显著降低硬件复杂度与功耗，相比传统多PLL方案节省40%面积。
▸创新点2：双频段覆盖技术（系统创新） - 采用宽带前端与可重构放大器-混频器设计，在单芯片上同时支持IEEE 802.15.6 NB（400 MHz）和ZigBee（2.4 GHz）标准，实测灵敏度达-98 dBm@400 MHz/-102 dBm@2.4 GHz。
▸创新点3：低功耗电路设计（电路创新） - 在0.18 µm CMOS工艺下实现接收链总功耗12.3 mW，发射链9.8 mW，通过ΣΔ分数分频PLL优化相位噪声至-116 dBc/Hz@1 MHz偏移。
▸创新点4：全正交混频器结构（电路创新） - 发射机采用可配置两级全正交混频器，支持镜像抑制比>45 dB的灵活I/Q调制，适应不同频段的信号处理需求。
Abstract
This paper presents a low-power transceiver with a
reconfigurable sliding-IF (intermed iate frequency) architecture
targeted for wireless body area networks hubs covering 400 MHz
and 2.4 GHz bands. By using this architecture, a 1608–1988 MHz
PLL synthesizer with only 21% tuning range can fully cover all
the available bands around 400 MHz and 2.4 GHz as de fined by
IEEE 802.15.6 NB (narrow band) and ZigBee. The dual-band
transceiver has been designed in 0.18 µm CMOS process. The
design consists of