JSSC 2013第10期Memory65nmSRAM

In Situ SRAM Static Stability Estimation in 65-nm CMOS

提出一种在不修改SRAM单元结构的情况下快速估计其读写稳定性的方法。

65nm CMOS, 读写稳定性估计误差σ分别为4.77%和1.3%

SRAM稳定性原位测量读写能力估计CMOS技术回归分析

▸创新点1：原位测量技术 - 该方法在不修改SRAM单元结构的情况下，通过测量读/写位线电流快速估计SRAM阵列的静态稳定性，显著提高了测量效率和实用性。

▸创新点2：基于回归的稳定性估计函数 - 通过回归分析确定稳定性估计函数，利用少量测量数据即可准确预测SRAM单元的读稳定性和写能力，误差σ仅为4.77%和1.3%。

▸创新点3：低面积感测电路与时基ADC - 设计了低面积的感测电路和片上时基ADC，用于精确测量位线电流，实现了高精度和小面积的设计目标。

▸创新点4：多芯片验证 - 通过在65-nm CMOS工艺制造的多个测试芯片上进行测量验证，证明了该方法的广泛适用性和可靠性。

Abstract

This paper presents a method to rapidly estimate the read and write stability of cells within an SRAM array without modifying the cell structure. The approach measures the read or write bit-line current for a few supply levels and apply the mea- surements to an estimation function to determine the read stability and write ability of the cell. The estimation function can be deter- mined by regression using stability measurements for a subset of the memory. A low-area sensing ci rcuit and an on-ch