← 返回 JSSC 论文列表JSSC 2013第12期Data Converters65nm
A Blind Baud-Rate ADC-Based CDR Clifford Ting Joshua Liang Ali Sheikholeslami S
提出一种10Gb/s盲波特率ADC基CDR，采用积分-清零滤波器实现盲采样，并通过插值恢复眼图中心样本。
10-Gb/s CDR, 0.19UI高频抖动容限, 300ppm频率偏移
盲波特率ADC基CDR积分-清零滤波器插值抖动容限
▸创新点1：盲波特率操作（方法创新） - 通过无需外部参考时钟的盲操作实现10-Gb/s数据恢复，显著降低系统复杂度，支持300 ppm频率偏移容限，适用于高频抖动环境（0.19UI指标）。
▸创新点2：积分-清零滤波器引入ISI（电路创新） - 独创性地利用积分-清零滤波器在相邻比特周期内人为制造可控ISI，为后续插值和DFE操作提供时序信息，解决了传统ADC-CDR的采样相位敏感性问题。
▸创新点3：插值恢复眼图中心样本（系统创新） - 通过实时插值算法将盲采样点转换为眼图中心样本，结合Mueller-Muller相位检测器和2抽头DFE，实现高精度时钟数据恢复（10-Gb/s速率下验证）。
▸创新点4：混合信号架构优化（电路创新） - 在65nm CMOS中集成ADC与数字处理单元，通过模拟域ISI生成与数字域插值的协同设计，达成功耗与性能平衡（实测高频抖动容忍度优于同类方案）。
Abstract
This paper proposes a 10-Gb/s blind baud-rate
ADC-based CDR. The blind baud-rate operation is made pos-
s i b l eb yu s i n ga2 U Ii n t e g r a t e - a n d - d u m pfilter, which creates
intentional ISI in adjacent bit periods. The blind samples are
interpolated to recover center- of-the-eye samples for a speculative
Mueller–Muller PD and a 2-tap DFE operation. A test chip,
fabricated in 65-nm CMOS, imp lements a 10-Gb/s CDR with
a measured high-frequenc y jitter tolerance of 0.19UI
and
300 ppm