JSSC 2013第3期Wireline I/O

MARCH 2013 VOLUME 48 NUMBER 3 IJSCBC ISSN 0018-9200 Ne w A s s o c i a te Edi t

2013年IEEE JSSC期刊收录多篇前沿集成电路设计论文，涵盖高速接收器、唤醒接收器、ADC校准等技术。

['0.4mW/Gb/s', '16Gb/s', '247µW', '25Gb/s', '2.8-3.2GHz']

高速收发器唤醒接收器ADC校准时钟数据恢复分数数字PLL

▸创新点1：16Gb/s源端终止收发器，采用复制跨导终止校准技术，显著提升信号完整性和功耗效率，实现0.4mW/Gb/s的低功耗性能。

▸创新点2：超低功耗唤醒接收器，利用超声波数据传输技术，实现4.4-W的低功耗唤醒功能，适用于物联网设备的长续航需求。

▸创新点3：数字校准流水线ADC，结合数字校准和数字偏置生成技术，提升10-bit 300-MS/s ADC的精度和稳定性，降低系统误差。

▸创新点4：25Gb/s CMOS CDR/解串器，采用先进CMOS工艺，实现5mW的低功耗和高数据速率，适用于高速通信系统。

▸创新点5：分数数字PLL，结合ADC辅助TDC和电感耦合精细调谐DCO，提升2.8–3.2-GHz频率范围的稳定性和精度，适用于高频应用。

Abstract

5 A 0.4-mW/Gb/s Near-Ground R eceiver Front-End With Replica Transconductan ce Termination Calibration for a 16-Gb/s So u r c e - Se r i e s T e r mi na t e d T r a n s c e i v e r ............................................................................ K. K a v ia n i, A. Amirkhany, C. Huang, P . Le, W. T. B eyene, C. Madden, K. Saito, K. Sano, V . I. Murugan, K. Chang, and X. Yuan 636 A4 . 4 - W Wake-Up Receiver U s i n g Ul t r a s o u nd D a t a .............................. K . Y a da