← 返回 JSSC 论文列表JSSC 2013第7期RF & Wireless32nm
A Programmable CalibrationBIST Engine for RF and Analog Blocks in SoCs Integrate
提出一种用于SoC中RF/模拟电路的可编程校准BIST引擎，支持高效测试和校准算法。
0.63 mm²面积，EVM改善达10 dB
BISTRF校准SoCEVM数字框架
▸创新点1：可编程BIST引擎，采用集中式定制处理引擎，优化了数据路径、内存架构和指令集，显著提升了计算密集型测试和校准算法的执行效率，属于系统创新。
▸创新点2：动态校准序列方法，利用嵌入式测试硬件动态校正收发器不平衡和非理想性，并估计性能参数如误差矢量幅度（EVM），属于方法创新。
▸创新点3：嵌入式测试硬件优化，通过集成WiFi收发器在32 nm SoC测试芯片中，覆盖面积仅为0.63 mm²，实现了与昂贵外部测试设备相当的性能，属于电路创新。
▸创新点4：无需依赖昂贵设备，通过片上BIST引擎实现了高达10 dB的EVM改进，显著降低了测试成本，属于系统创新。
Abstract
This paper presents a flexible and portable dig-
ital framework for Built-in Self-Test (BIST) and calibration of
RF/analog circuitry. Novel to the proposed testing framework, is
ar e u s a b l e ,flexible, drop-in IP core, composed of a centralized
custom processing engine with da ta path, memory architecture
and instruction set optimized for ef ficient execution of compute
intensive test and calibration algorithms. The innovative BIST
engine is complemented with a calibration and test sequencing
m