JSSC 分类

Analog Circuits

126 篇期刊论文

子分类 Subcategories
Op-Amp
13 篇
Bandgap Reference
11 篇
JSSC 2025第1期Analog Circuits
Ultrawideband Distributed Amplifier With
采用正反馈和堆内耦合技术的超宽带分布式放大器设计
无
JSSC 2025第2期Analog Circuits
A 230 NEF Split Steering Amplifier for Switched Capacitor Circuits With 142 dB
一款用于开关电容电路的230 NEF分离转向放大器，具有142 dB性能
230 NEF, 142 dB
JSSC 2025第4期Analog CircuitsOp-Amp
A 038 mW 200 kHz BW Digital Intensive Single Opamp
一篇关于低功耗数字密集型单运放四阶连续时间滤波器的IEEE JSSC论文
038 mW, 200 kHz BW
JSSC 2025第5期Analog Circuits
A 394 TOPS W Matched Filter With Charge Domain Computing for GPS
一种用于GPS信号捕获的电荷域计算匹配滤波器，能效达394 TOPS/W
394 TOPS/W
JSSC 2025第6期Analog Circuits
A 48 56 GHz 1 dBm HB1dB Sub Sampling Eight Path Filter
一款工作在48-56 GHz频段、具有1 dBm HB1dB的八路径滤波接收器
48-56 GHz, 1 dBm HB1dB
JSSC 2025第6期Analog Circuits
A Programmable Filtering and Frequency Translation by Aliasing IF
一种基于混叠中频接收机的可编程滤波与频率转换技术
无
JSSC 2025第7期Analog Circuits
Design and Implementation of a D Band Bidirectional Common Gate Amplifier in 45
设计并实现了一款45纳米工艺下的D波段双向共栅放大器
45nm CMOS, D波段频率范围
JSSC 2025第8期Analog CircuitsBandgap Reference
Compact PNP BJT Based Temperature Sensor and Sub 1 V Bandgap Reference for SoC
基于紧凑PNP BJT的温度传感器和亚1V带隙基准源设计
亚1V工作电压, 高精度温度传感
JSSC 2025第10期Analog CircuitsNeural Network AcceleratorBandgap Reference
A Chopping-Free Single-Trim Bandgap Reference Using Amplifier With PTAT Offset H
提出一种无斩波单修调带隙基准电路，采用PTAT偏移放大器提高精度。
TC 3–8 ppm/°C, 输出噪声1.5 µVrms, 功耗590 µA, 面积0.55 mm²
JSSC 2025第10期Analog CircuitsNeural Interface
A TDMA Neural Recording SoC With IIR-RLS Adaptive Filters for 83.4 dB Artifact Suppression Across 256 Channels
一种采用TDMA和IIR-RLS自适应滤波器的神经记录SoC，实现834dB刺激伪迹抑制。
65nm CMOS, 4.9/4.8 µVrms噪声, 5.8 µW功耗
JSSC 2025第11期Analog CircuitsNeural Network AcceleratorBandgap Reference
A Chopping-Free Single-Trim Bandgap Reference Using Amplifier With PTAT Offset H
提出一种无需斩波且单次修调的带隙基准电路，利用PTAT偏移放大器提高精度。
3–8 ppm/°C (-55°C~125°C), 1.5 µVrms噪声(0.1–10 Hz), 590 µA电流, 0.55 mm²面积
JSSC 2025第11期Analog CircuitsNeural Interface
A TDMA Neural Recording SoC With IIR-RLS Adaptive Filters for 83.4 dB Artifact Suppression Across 256 Channels
一款采用IIR-RLS自适应滤波器的TDMA神经记录SoC，实现83.4 dB刺激伪迹抑制
65nm CMOS, 4.9/4.8 µVrms噪声, 5.8 µW功耗
JSSC 2024第1期Analog Circuits
A 9-Mb HZO-Based Embedded FeRAM With 1012-Cycle Endurance and 5/7-ns Read/Write Using ECC-Assisted Data Refresh and Offset-Canceled Sense Amplifier Qiqiao Wu , Student Member , IEEE, Yue Cao
提出一种基于HZO的9Mb嵌入式FeRAM，具有高耐久性和快速读写性能。
2×剩余极化>30 µC/cm², >1012次耐久性, 7ns写入和5ns读取时间, <3V工作电压, 85℃下10年数据保持
JSSC 2024第1期Analog Circuits
Thin-Film Transistor-Based Sensor Interface Circuits Enabling Distributed Local In-Module Solar Cell Temperature Monitoring Seyed Mojtaba Sadati Faramarzi , Student Member , IEEE, Bin Luo, Student Member , IEEE
薄膜晶体管传感器接口电路实现分布式太阳能模块监测
无
JSSC 2024第8期Analog CircuitsNeural Network Accelerator
A 64-Channel Inverter-Based Neural Signal Recording Amplifier With a Novel Differential-Like OTA Achieving an NEF of 0.84 Qiuzhen Xu , Gen Li, Yanyan Liu
提出一种基于逆变器的64通道低功耗低噪声神经信号记录放大器，采用新型差分OTA设计。
NEF 0.84, 每通道平均电流422nA, 每通道面积0.044mm²
JSSC 2024第8期Analog Circuits
A Fully Dynamic Event-Driven Capacitive Sensor Interface Circuits Based on Self-
提出一种基于事件驱动的多通道电容传感器接口电路，降低功耗和数据负担。
55nm CMOS, 2.244mm², 51dB SNR, 7.2µW/Ch
JSSC 2024第10期Analog Circuits
III C YCLICALLY CHARGED FIA A Operation and Stably Controllable Amplifier Bias P
提出新型CC-FIA，通过分时充电小电容组替代传统大电容，实现稳定可控的放大器偏置。
NC-OVL, NSW, CRES, fSW, IS, VT, VOV等参数控制
JSSC 2024第12期Analog CircuitsNeural Network Accelerator
A 0.00055% THD + N Class-D Audio Amplifier With Capacitive Feedforward PWM and Wide-Band
提出一种采用电容前馈PWM和宽带线性增强技术的D类音频放大器，显著降低失真和噪声。
THD + N 0.00055% (−105.2 dB), FoM THD + N 2119, 静态电流 0.81 mA
JSSC 2024第12期Analog CircuitsDACBandgap Reference
A 14-b BW /Power Scalable Sensor Interface With a Dynamic
一种14位带宽可扩展的传感器接口，采用动态带隙参考和电容偏置浮置逆变放大器技术。
14位分辨率，98 Hz至5.9 kHz带宽，84.5 dB SNDR，1.7–50.8 µW功耗
JSSC 2023第7期Analog Circuits
A Reflection-Mode N -Path Filter Tunable F r o m6t o3 1G H z Sandeep Hari , Student Member , IEEE, Cody J. Ellington
一篇关于6至31GHz反射模式N路径可调滤波器的IEEE JSSC论文，采用45nm SOI技术实现。
6-31GHz可调范围，最大3dB RF带宽0.47GHz，插入损耗<7dB
JSSC 2023第8期Analog Circuits
A 100-to-10-kHz 5.4-to-216-µW Power-Efficient Readout Circuit Employing Closed-Loop Dynamic Amplifier for MEMS
提出一种适用于物联网MEMS加速度计的动态放大器闭环读取电路，解决增益变化问题。
0.18-µm CMOS, 1.8V, 10 kHz to 1 MHz, 100 Hz to 10 kHz, 5.4 to 216 µW
JSSC 2023第9期Analog CircuitsLNA
Design Aspects of Single-Ended and Differential SiGe Low-Noise Amplifiers Operating Above fmax/2 in Sub-THz/THz
本文研究了基于130nm SiGe BiCMOS工艺的超高频低噪声放大器设计，探索了在fmax/2以上频率的性能表现。
235GHz单端LNA:7.8dB增益/18mW功耗, 290GHz差分LNA:12.9dB增益/68mA@2V
JSSC 2023第10期Analog Circuits
A Process-Scalable Ultra-Low-V oltage Sleep Timer With a Time-Domain Amplifier and a Switch-Less
提出一种采用时间域放大器的超低电压睡眠定时器，实现高精度温度校准和低功耗。
65nm CMOS, 0.4V, 63nW, 180kHz, 2.73ppm/°C
JSSC 2023第12期Analog Circuits
A Third-Order Quasi-Elliptic N-Path Filter With Enhanced Linearity Through
提出一种新型三阶准椭圆N路径滤波器，通过时钟增强线性度，实现高频操作与高功率处理能力。
1-5 GHz工作范围，+8.8 dBm带内P1dB，+23 dBm带内IIP3，+36 dBm带外IIP3
JSSC 2022第3期Analog CircuitsNeural Interface
A Digitally Assisted Multip lexed Neural Recording System With Dynamic Electrode Offset Cancellation via an LMS Interference-Canceling Filter
提出一种低功耗、面积高效的植入式神经记录系统，支持高密度神经植入应用。
每通道面积0.00248 mm²，功耗3.38 µW，输入参考噪声2.6 µVrms，噪声效率因子1.83
JSSC 2022第4期Analog Circuits
A − 121.5-dB THD Class-D Audio Amplifier With 49-dB LC Filter
提出一种双环路架构的D类音频放大器，抑制LC滤波器非线性49dB，THD达-121.5dB。
180-nm BCD, -121.5-dB THD, -107.1-dB THD+N, 21W@4Ω, 12W@8Ω
JSSC 2021第1期Analog CircuitsBandgap Reference
A 1.16-V 5.8-to-13.5-ppm/ ◦C Curvature-Compensated CMOS Bandgap Reference Circuit With a Shared Offset-Cancellation Method for Internal Amplifiers
一种高精度电流模式带隙基准电路，采用共享偏移补偿方案，适用于宽温度范围。
1.16V输出, 3.3V供电, -40°C至150°C温度范围, ±8.2mV输出变化
JSSC 2021第4期Analog CircuitsBiosignal
A 0.6V 785-nW Multimodal Sensor Interface IC for Ozone Pollutant Sensing and Correlated Cardiovascular Disease Monitoring Rishika Agarwala
0.6V 785nW多模态传感器接口IC，用于臭氧污染物监测和心血管疾病联合监测。
65nm CMOS, 0.6V, 785nW
JSSC 2021第4期Analog CircuitsBandgap Reference
A Single-Trim Switched Capacitor CMOS Bandgap Reference With a 3 σ Inaccuracy of +0.02%, − 0.12% for Battery-Monitoring Applications Jun-Ho Boo , Student Member , IEEE
提出一种单修调开关电容带隙基准电路，采用β补偿和曲率校正技术，结合DEM技术，实现高精度温度稳定性。
3σ不准确度+0.02%, −0.12%（-40°C至125°C），功耗17μA@27°C，面积0.38mm²
JSSC 2021第6期Analog CircuitsNeural Network Accelerator
18 Four-Channel Differential Lock-in Amplifiers With Autobalancing Network for S
介绍了一种用于快速受激拉曼散射显微镜的多通道集成电路，支持高帧率多频同时测量。
10 ppm SRS信号测量，输入光功率范围50–600 µW，像素停留时间30 µs
JSSC 2021第10期Analog CircuitsBandgap Reference
A Single BJT Bandgap Reference With Frequency Compensation Exploiting
提出一种单BJT带隙基准源，通过频率补偿优化稳定性和功耗
温度系数26.3 ppm/°C(-40°C~140°C)，电压精度0.33%，PSR -52dB@100Hz/-44dB@1MHz，功耗192nW
JSSC 2021第12期Analog CircuitsNeural Network Accelerator
An 82-mW -Based Filter-Less Class-D Headphone Amplifier With 93-dB THDN 113-dB S
一款低功耗、高信噪比的数字输入无滤波器Class-D耳机放大器
1.8V, 82mW, 93%效率, 113dB SNR, -93dB THD+N
JSSC 2020第4期Analog CircuitsNeural Network Accelerator
An Energy-Efficient Comparator With
一种采用动态浮动逆变器放大器的能效比较器设计，显著提升能效并降低噪声。
180nm CMOS, 1.2V, 46µV输入噪声, 1pJ/次比较
JSSC 2020第6期Analog Circuits
32-mW Ultra-Low-Power 173-207-GHz Amplifier With 130-nm SiGe HBTs Operating in S
采用130nm SiGe HBT工艺实现超低功耗200GHz放大器，功耗仅3.2mW。
130nm SiGe HBT, 1.3V/0.7V, 23.5dB@180GHz, 3.2mW/1.73mW
JSSC 2020第7期Analog CircuitsDelta-Sigma ADCOp-Amp
50nW Opamp-Less ---Modulated Bioimpedance Spectrum Analyzer for Electrochemical
一款130nm CMOS工艺的无运放调制生物阻抗频谱分析器，用于电化学检测，功耗仅50nW。
0.004mm²每通道, 50nW@0.6V, 1pA灵敏度, 50.3dB SNDR, 5kHz扫描范围
JSSC 2020第7期Analog CircuitsDAC
Low-Power Highly Selective Channel Filtering Using a Transconductor-Capacitor Analog FIR
提出一种基于时变跨导和积分电容的低功耗高选择性模拟有限脉冲响应滤波器。
22nm FDSOI, 0.7V, 92µW, 0.06-3.4MHz可调带宽, f-60dB/f-3dB=3.8, 31.5dB增益, 12nV/√Hz输入噪声
JSSC 2020第9期Analog CircuitsNeural Network Accelerator
A 0.032-mm2 43.3-fJ/Step 100–200-MHz IF 2-MHz Bandwidth Bandpass DSM Based on Passive N-Path Filters
基于被动N路径滤波器的带通ΔΣ调制器，实现高能效和宽频调谐范围。
65nm CMOS, 0.032mm², 100-200MHz IF, 2MHz带宽, 55.5dB SNDR, 150µW
JSSC 2020第9期Analog Circuits
Baseband to 140-GHz SiGe HBT and 100-GHz InP DHBT Broadband Triple-Stacked Distributed Amplifiers
设计并比较了140GHz SiGe和100GHz InP三堆叠HBT分布式放大器，展示了高性能宽带特性。
SiGe: 11.7dB增益, 140GHz带宽; InP: 10.8dB增益, 100GHz带宽
JSSC 2020第9期Analog Circuits
The Design of a CMOS Nanoelectrode Array With 4096 Current-ClampVoltage-Clamp Amplifiers for Intracellular RecordingStimulation of
设计了一种具有4096个纳米电极的CMOS集成电路，用于高并行性、高灵敏度的神经元电生理记录。
4096个PtB纳米电极，20µm间距，±15 pA至±0.7 µA电流注入，5 pA分辨率
JSSC 2020第10期Analog Circuits
A 77-dB-DR 0.65-mW 20-MHz 5th-Order Coupled Source Followers Based Low-Pass Filter Ya n g X u , Member , IEEE,H a n gH u
提出一种基于耦合源跟随器的低功耗高线性度五阶低通滤波器。
0.18µm CMOS, 1.3V, 0.5mA, 20MHz带宽, 76.9dB动态范围
JSSC 2020第12期Analog Circuits
A 28-W 1022-dB THDN Class-D Amplifier Using a Hybrid ΔΣM-PWM Scheme
一款用于汽车应用的28W高线性度D类放大器，采用混合ΔΣM-PWM方案。
28-W输出功率，91%效率，102.2 dB THD+N，4Ω负载，14.4V电源
JSSC 2019第5期Analog CircuitsNeural Network Accelerator
A 40-GHz Mirrored-Cascode Differential Transimpedance Amplifier in 65-nm CMOS
65nm CMOS工艺下实现的40GHz带宽镜像共源共栅差分跨阻放大器
54dBΩ跨阻增益/40GHz带宽/19.8pA/√Hz噪声密度/55.2mW功耗/32Gb/s PRBS眼图
JSSC 2019第5期Analog Circuits
Inverter-Based Subthreshold Amplifier Techniques and Their Application in 03-V D
本文提出基于反相器的亚阈值放大器技术，显著提升0.3V工作下的性能与效率。
0.3V, 74.1-dB SNDR, 83.4-dB SFDR, 20-kHz带宽, 79.3μW
JSSC 2019第6期Analog CircuitsNeural Network Accelerator
A 230260-GHz Wideband and High-Gain Amplifier in 65-nm CMOS Based on Dual-Peak G
基于双峰最大增益核心的65nm CMOS宽带高增益放大器设计
3-dB带宽30 GHz (227.5–257.2 GHz), 增益12.4 ± 1.5 dB, 峰值PAE 1.6%, 功耗23.8 mW
JSSC 2019第7期Analog CircuitsBandgap Reference
A 1-V Bandgap Reference in 7-nm FinFET With a
提出了一种在7nm FinFET工艺中实现的可编程温度系数的1V精密电压参考源。
1V, 最大误差±0.2%, 最小温度系数6ppm/°C, 线调节率0.1%/V, 面积0.078mm²
JSSC 2019第11期Analog Circuits
A 512-Pixel, 51-kHz-Frame-Rate, Dual-Shank, Lens-Less, Filter-Less Si ngle-Photon Avalanche Diode CMOS Neural Imaging Probe Jaebin Choi , Student Member , IEEE, Adriaan J. Taal, Student Member , IEEE, Eric H. Pollmann, Student Member , IEEE
提出一种植入式单光子成像器，集成于单芯片CMOS，具有512像素和51kHz帧率。
512像素, 51kHz帧率, 3.4mm×600µm×400µm成像范围
JSSC 2018第2期Analog Circuits
A Continuous Time Digital IIR Filter With Signal
一篇关于连续时间数字IIR滤波器的IEEE JSSC论文，重点介绍了信号衍生时序和全敏捷设计。
无
JSSC 2018第3期Analog Circuits
A 1 V 025 μW Inverter Stacking Amplifier With 107 Noise Efficiency Factor JSSC
一种1V 0.25μW的逆变器堆叠放大器，噪声效率因子达107
1V, 0.25μW, 107 Noise Efficiency Factor
JSSC 2018第7期Analog Circuits
A 12 V Dynamic Bias Latch Type Comparator in 65 nm CMOS With 04 mV
65nm CMOS工艺下12V动态偏置锁存型比较器，输入噪声04mV
12V, 04mV输入噪声
JSSC 2018第8期Analog Circuits
A 198 mW Eddy Current Displacement Sensor Interface
一款功耗198mW、分辨率亚纳米的涡流位移传感器接口设计
198 mW, sub nanometer resolution
JSSC 2018第10期Analog CircuitsOp-Amp
A 535 mW 10 MHz Single Opamp Third Order CT ΔΣ Modulator With CTC Amplifier
一种采用CTC放大器的535mW 10MHz单运放三阶连续时间ΔΣ调制器
535mW功耗, 10MHz带宽
JSSC 2018第10期Analog CircuitsBandgap Reference
A Digitally Calibrated Bandgap Reference With 006 Error for
一种数字校准带隙基准源，适用于低侧电流检测，误差为0.06%。
0.06%误差
JSSC 2018第12期Analog Circuits
A Low Quiescent Current Low THDN Class D Audio Amplifier With Area Efficient PW
一篇关于低静态电流低THDN D类音频放大器的IEEE JSSC期刊论文
无
JSSC 2017第1期Analog CircuitsBiosignal
An EEG Acquisition and Biomarker Extraction System Using Low Noise Amplifier an
该论文提出了一种使用低噪声放大器的EEG采集和生物标志物提取系统。
无
JSSC 2017第2期Analog Circuits
496 Offset Canceling Current Sampling Sense Amplifier for
一种用于电阻式非易失性存储器的偏移消除电流采样感测放大器
无
JSSC 2017第2期Analog Circuits
505 A Performance Aware Low Quiescent Headphone Amplifier in 65 nm CMOS
65纳米CMOS工艺下的高性能低静态耳机放大器设计
65nm CMOS, 1.2V
JSSC 2017第2期Analog Circuits
528 A 026 n J node 400 k Hz Tx Driving Filtered Fully Differential Readout IC W
一款528A、0.26nJ/节点、400kHz的Tx驱动滤波全差分读出IC
528A, 0.26nJ/node, 400kHz
JSSC 2017第3期Analog CircuitsNeural Interface
A High Dynamic Range Neural Recording Chopper Amplifier for
一种用于同步神经记录的高动态范围斩波放大器
无
JSSC 2017第4期Analog Circuits
Edge Pursuit Comparator An Energy Scalable
一种基于振荡器崩溃的边缘追踪比较器，具有能量可扩展性
无
JSSC 2017第6期Analog Circuits
A 3T1R Nonvolatile TCAM Using MLC ReRAM for Frequent Off Instant On Filters in
使用MLC ReRAM的3T1R非易失性TCAM，实现频繁断电即时开启的过滤器
无
JSSC 2017第7期Analog Circuits
Low Power Wideband Analog Channelization Filter Bank Using Passive Polyphase FF
本文提出了一种低功耗宽带模拟信道化滤波器组，采用被动多相FF技术。
无
JSSC 2017第8期Analog Circuits
A Spur and Phase Noise Filtering Technique for Inductor Less Fractional N Injec
提出一种无电感分数N注入锁相环的杂散和相位噪声滤波技术
无
JSSC 2017第11期Analog Circuits
A 54490 GHz Low Noise Amplifier in 65 nm CMOS
一篇关于65nm CMOS工艺下54490 GHz低噪声放大器的IEEE JSSC论文
65nm CMOS, 54490 GHz
JSSC 2017第11期Analog Circuits
A Noise Efficient 36 nVHz Chopper Amplifier Using an Inverter Based 02 V Supply
一种基于逆变器的0.2V电源噪声高效36 nVHz斩波放大器
36 nVHz, 0.2V
JSSC 2017第12期Analog Circuits
Wideband Mixed Domain Multi Tap Finite Impulse Response Filtering of Out of Ban
宽带混合域多抽头有限脉冲响应滤波器设计
无
JSSC 2016第2期Analog Circuits
A 10 Gbs Inductorless AGC Amplifier With 40 dB Linear Variable Gain Control in
一款无电感AGC放大器，具有10 Gbps速度和40 dB线性可变增益控制
10 Gbps, 40 dB线性可变增益控制
JSSC 2016第3期Analog Circuits
A Low Power High CMRR Neural Amplifier System Employing CMOS Inverter Based OTA
一种基于CMOS逆变器OTA的低功耗高CMRR神经放大器系统
关键性能指标（如：CMRR值, 功耗, 增益）
JSSC 2016第5期Analog Circuits
An 80 GHz Low Noise Amplifier Resilient to the TX Spillover in
一款抗TX泄漏的80GHz低噪声放大器
80GHz, 低噪声, 相位调制
JSSC 2016第9期Analog CircuitsOp-Amp
A 56 nV Hz Chopper Operational Amplifier Achieving a 05 μV Maximum
一款56 nV/√Hz斩波运算放大器，最大偏移仅0.5 μV
56 nV/√Hz噪声密度，0.5 μV最大偏移
JSSC 2016第10期Analog Circuits
A Load Adaptive Class G Headphone Amplifier With
一种负载自适应的G类耳机放大器，具有电源抑制带宽增强功能
无
JSSC 2016第11期Analog Circuits
A ReRAM Based 4T2R Nonvolatile TCAM Using RC Filtered Stress Decoupled Scheme f
一篇关于使用RC滤波应力解耦方案的4T2R非易失性TCAM的ReRAM研究论文
无
JSSC 2014第6期Analog CircuitsNeural Network Accelerator
A 4-Element Phased-Array System With Simultaneous Spatial- and Frequency-Domain Filtering at the
一种采用8相位被动混频器的4元件LO相位偏移相控阵接收机，用于抑制超过0 dBm的强干扰。
28 nm CMOS, 0.6–4.5 GHz, 34–119 mW, 1 dB压缩点+12/+10 dBm, 噪声系数4–6.3 dB, IIP3 0–+2.6 dBm
JSSC 2014第8期Analog Circuits
A Broadband Sensor Interface IC for Miniaturized Dielectric Spectroscopy From MH
一款用于微型化介电光谱测量的宽带传感器接口IC
0.35 µm 2P/4M RF CMOS, 50 MHz至3 GHz
JSSC 2014第10期Analog Circuits
Design Techniques for Continuous-Time ΔΣ Modulators With Embedded Active Filtering Radha S. Rajan
通过嵌入式滤波器优化连续时间ΔΣ调制器的动态范围和功耗
信号带宽=2 MHz, VGA增益=0至18 dB, 二阶巴特沃斯滤波器截止频率=4 MHz
JSSC 2014第11期Analog Circuits
A 101 dB PSRR 00027 THD N and 94 Power-Efficiency Filterless Class D Ampli fier L
提出一种新型无滤波器D类放大器，具有高PSRR和低THD+N，适用于智能手机和SoC集成。
65nm CMOS, 3.6V, 500mW@8Ω, THD+N 0.0027%, 效率94%, PSRR -101dB@217Hz
JSSC 2014第11期Analog Circuits
Analysis and Design of a High-Order Discrete-Time Passive IIR Low-Pass Filter Massoud Tohidian, Student Member , IEEE , Iman Madadi , Student Member , IEEE
提出一种基于电荷共享旋转的高阶离散时间无源IIR低通滤波器，支持电压采样和电荷采样模式。
65nm CMOS, 1.2V, 800MS/s, 400kHz-30MHz带宽, 100dB阻带抑制, +21dBm IIP3, 4.57nV/√Hz噪声, 2mW功耗, 0.42mm²面积
JSSC 2014第12期Analog Circuits
Switched-Mode Operational Ampli fiers and Their Application to Continuous-Time Filters in Nanoscale CMOS
提出新型开关模式运算放大器(SMOA)，在65nm CMOS中实现高效低电压连续时间滤波器
65nm CMOS, 0.6V供电, 70MHz带宽, 25.4mW功耗, 55.8dB SNDR
JSSC 2013第6期Analog Circuits
Tunable N-Path Notch Filters for Blocker Suppression: Modeling and V erification
本文研究了可调谐N路径陷波滤波器，用于阻塞抑制，通过时钟频率调谐实现高性能滤波。
陷波中心频率可调范围0.1至1.2 GHz，插入损耗1.4–2.8 dB，陷波频率抑制21–24 dB
JSSC 2013第7期Analog Circuits
Complementary Constant- Biasing of Nauta-Transconductors in Low-Power – Filters to ±2% Accuracy Over Temperature Richard J. E. Jansen , Member , IEEE
设计了一种用于低功耗低频CMOS带通滤波器的Nauta跨导器静态互补恒偏置电路，优化并修调以实现工艺和温度无关的滤波器性能。
180nm CMOS, 2MHz带宽, 中心频率稳定, 120°C温度范围内偏差<2%
JSSC 2013第11期Analog Circuits
A 58.9-dB ACR, 85.5-dB SBA, 5–26-MHz Configurable-Bandwidth, Charge-Domain Filter in 65-nm CMOS
提出一种可配置带宽的电荷域滤波器，具有带宽校准和时钟脉冲调制功能。
58.9-dB ACR, 85.5-dB SBA, 41-dB转换增益, 19.5-MHz带宽, 320-MS/s采样率
显示前80篇，共 126 篇