Op-Amp — ISSCC & JSSC 知识库

JSSC 2025第4期Analog CircuitsOp-Amp

A 038 mW 200 kHz BW Digital Intensive Single Opamp Fourth Order Continuous Time

一篇关于低功耗数字密集型单运放四阶连续时间滤波器的IEEE JSSC论文

038 mW, 200 kHz BW

JSSC 2021第6期Data ConvertersDelta-Sigma ADCOp-Amp

09 A 134-μW 994-dB SNDR Audio Continuous-Time Delta-Sigma Modulator With Chopped

一种采用负阻斩波和三电平FIR-DAC的低功耗音频连续时间ΔΣ调制器

65nm CMOS, 134μW功耗, 99.4dB SNDR, 24kHz带宽

JSSC 2021第8期Data ConvertersDelta-Sigma ADCOp-Amp

A Time-Interleaved 2 nd-Order Modulator Achieving 5-MHz Bandwidth and 861-dB SN

提出一种4×时间交织二阶调制器，通过数字前馈外推技术减少模拟硬件开销，实现5MHz带宽和86.1dB SNDR。

28nm CMOS, 2.08 GS/s等效输出采样率, 5MHz带宽, 86.1dB SNDR, 23.1mW功耗

JSSC 2021第11期Data ConvertersOp-Amp

Bidirectional Peripheral Nerve Interface With 64 Second-Order Opamp-Less ADCs a

一款用于外周神经接口的64通道低功耗SoC，集成无运放二阶ADC和多模态信号记录功能。

130nm CMOS, 140nW/通道, 0.01mm²/通道, 27fJ/conv.step FOM

JSSC 2020第7期Data ConvertersDelta-Sigma ADCOp-Amp

50nW Opamp-Less ---Modulated Bioimpedance Spectrum Analyzer for Electrochemical

一款130nm CMOS工艺的无运放调制生物阻抗频谱分析器，用于电化学检测，功耗仅50nW。

0.004mm²每通道, 50nW@0.6V, 1pA灵敏度, 50.3dB SNDR, 5kHz扫描范围

JSSC 2020第12期Data ConvertersSAR ADCOp-Amp

A Calibration-Free 14-b 07-mW 100-MSs Pipelined-SAR ADC Using a Weighted-Averagi

提出一种无需校准的14位100MS/s流水线-SAR ADC，采用加权平均相关电平移位技术。

28nm CMOS, 0.7mW, 100MS/s, 71.7dB SNDR

JSSC 2019第1期Data ConvertersDelta-Sigma ADCOp-Amp

Analysis and Design of Low-Power Continuous-Time Delta-Sigma Modulator Using Neg

提出一种负阻辅助积分器，显著降低连续时间ΔΣ调制器的功耗。

65nm CMOS, 1.2V, 20/24-kHz带宽, 55/68 µW功耗

JSSC 2019第5期Data ConvertersPipeline ADCOp-Amp

A 753-dB SNDR 24-MSs Ring Amplifier-Based Pipelined ADC Using Averaging Correlat

提出ACLS和RS技术，降低流水线ADC中运放增益和电容失配误差，实现16位高性能ADC。

90nm CMOS, 24 MS/s, 74.3-dB SNDR, 85.5-dB SFDR, 5.1 mW

JSSC 2019第6期Data ConvertersSAR ADCDelta-Sigma ADC

A 04-V 13-bit 270-kSs SAR-ISDM ADC With Opamp-Less Time-Domain Integrator

提出一种13位高分辨率两步ADC，采用SAR-ADC和ISDM结合，降低功耗和积分器误差。

0.4V, 270kS/s, 90.38dB SFDR, 73.57dB SNDR, 0.45LSB DNL, 0.75LSB INL, 638nW

JSSC 2019第9期Data ConvertersDelta-Sigma ADCOp-Amp

A 1-V 175- μW 946-dB SNDR 25-kHz Bandwidth Delta-Sigma Modulator Using Segmented

采用65nm CMOS工艺的1V 175μW ΔΣ调制器，实现94.6dB SNDR和25kHz带宽。

65nm CMOS, 1V, 5MS/s, 175μW, 94.6dB SNDR, 25kHz带宽

JSSC 2019第10期Data ConvertersSAR ADCOp-Amp

A Calibration-Free 13-Bit 10-MSs Full-Analog SAR ADC With Continuous-Time Feedfo

一种无需校准的13位10MS/s全模拟SAR ADC，采用连续时间前馈级联运放和自触发放大再生操作。

40nm CMOS, 13-bit, 10-MS/s

JSSC 2019第12期Digital CircuitsNeural Network AcceleratorOp-Amp

C Offset V oltage of TIAs Mismatches in the TIA circuits introduce input-referre

该论文分析了TIA电路中的偏移电压及其对设计的影响，并提出了减少偏移电压的方法。

偏移电压小于1mV，时间常数5μS

JSSC 2018第10期Analog CircuitsOp-Amp

A 535 mW 10 MHz Single Opamp Third Order CT ΔΣ Modulator With CTC Amplifier and

一种采用CTC放大器的535mW 10MHz单运放三阶连续时间ΔΣ调制器

535mW功耗, 10MHz带宽

JSSC 2017第4期Power ManagementOp-Amp

A 16 b Multi Step Incremental Analog to Digital Converter With Single Opamp Mul

一篇关于16位多步增量模数转换器的IEEE JSSC期刊论文

16位分辨率

JSSC 2016第9期Analog CircuitsOp-Amp

A 56 nV Hz Chopper Operational Amplifier Achieving a 05 μV Maximum Offset Over

一款56 nV/√Hz斩波运算放大器，最大偏移仅0.5 μV

56 nV/√Hz噪声密度，0.5 μV最大偏移

JSSC 2015第4期Power ManagementBuck ConverterVCO

High Frequency Buck Converter Design Using Time-Based Control Techniques Seong J

采用时间控制技术设计高频降压转换器，实现小面积低功耗。

180nm CMOS, 0.6-1.5V输出, 10-25MHz开关频率, 94%峰值效率

JSSC 2015第8期Analog CircuitsOp-Amp

A 40 nm CMOS Derivative-Free IF Active-RC BPF With Programmable Bandwidth and Ce

40纳米CMOS工艺下实现的可编程带宽带通滤波器，采用新型零电容扩展技术

85-225 MHz中心频率，5%-40%带宽比，31 dBm IIP3，33 mA@1.5V

JSSC 2015第12期Data ConvertersPipeline ADCOp-Amp

A 12b 250 MSs Pipelined ADC With Virtual Ground Reference Buffers

提出虚拟地参考缓冲技术提升12位250MS/s流水线ADC性能

65nm CMOS, 1.2V, 250MS/s, 67.0dB SNDR, 49.7mW

JSSC 2015第12期Clocking & PLLsNeural Network AcceleratorOp-Amp

Introduction to the December Special Issue on the 2015 IEEE In ternational Solid

2015 IEEE国际固态电路会议特刊介绍及多篇模拟电路论文摘要

60V, 800kHz, 30-70MHz, 94.7%效率

JSSC 2014第2期Analog CircuitsOp-Amp

A 12 mW Low Power Continuous-Time Bandpass ΔΣ Modulator With 58 dB SNDR and 24 M

一款12mW低功耗连续时间带通ΔΣ调制器，采用新型高效谐振器，实现58dB SNDR和24MHz带宽。

65nm CMOS, 12mW, 58dB SNDR, 24MHz带宽, 800MS/s

JSSC 2014第2期Data ConvertersPipeline ADCOp-Amp

A 14b 60 MSs Pipelined ADC Adaptively Cancelling Opamp Gain and Nonlinearity Y u

通过自适应消除运放增益和非线性误差的14位60MS/s流水线ADC设计

14b INL, 91 dB SFDR, 60 MS/s, 1.6 V

JSSC 2014第5期RF & WirelessOp-Amp

Cancellation of OpAmp Virtual Ground Imperfections by a Negative Conductance App

提出负导抗技术消除运放虚地非线性失真，提升接收机线性度。

65nm CMOS, 1.2V, 27mA, 2GHz, IIP3提升11dB至20dBm

JSSC 2014第6期Data ConvertersPipeline ADCOp-Amp

A 12 bit 200 MSs Zero-Crossing-Based Pipelined ADC With Early Sub-ADC Decision a

一种12位200MS/s的基于零交叉技术的流水线ADC，采用背景校准技术消除系统性和随机性偏移。

12位, 200MS/s, 64.6dB SNDR, 82.9dBc SFDR, 30.7mW

JSSC 2014第7期Data ConvertersOp-Amp

A 0039 mm Inverter-Based 182 mW 686 dB-SNDR 10 MHz-BW CT- -ADC in 65 nm CMOS Usi

提出了一种基于逆变器的低功耗连续时间ΔΣ ADC设计，采用65纳米CMOS工艺实现高性能

65nm CMOS, 1.1V, 686dB-SNDR, 10MHz带宽, 182mW功耗

JSSC 2014第9期RF & WirelessOp-Amp

Comments and Corrections Comments on Cancellation of OpAmp Virtual Ground Imperf

评论并补充关于消除运放虚拟地缺陷的参考文献。

无

JSSC 2013第3期Data ConvertersPipeline ADCOp-Amp

A 10-Bit 300-MSs Pipelined ADC With Digital Calibration and Digital Bias Generat

采用65nm CMOS工艺的10位300MS/s流水线ADC，具有数字校准和数字偏置生成功能。

65nm CMOS, 1V, 300MS/s, 26.6mW, DNL 0.52/0.4 LSB, INL 0.99/1.65 LSB, SNDR 55.4 dB, SFDR 67.2 dB

JSSC 2013第3期Data ConvertersPipeline ADCOp-Amp

Immediate Calibration of Operational Ampli ﬁer Gain Error in Pipelined ADCs Usin

提出扩展相关双采样技术(ECDS)，用于流水线ADC中运放增益误差的即时校准。

11-bit 40-MS/s, 85mW@2.5V, SNDR 63.4dB, SFDR 75.7dB

JSSC 2013第6期Data ConvertersOp-Amp

A 10-b 1-GHz 33-mW CMOS ADC

一款采用65nm CMOS工艺的10位1GHz ADC，通过数字校准技术提升性能。

65nm CMOS, 490MHz输入, 52.4dB SNDR, 97fJ/conversion-step

JSSC 2013第6期Data ConvertersDACOp-Amp

A 10-b Two-Stage DAC with an Area-Ef ﬁcient Multiple-Output V oltage Selector an

提出一种用于LCD列驱动IC的10位两阶段DAC，采用面积高效的多输出电压选择器和线性增强的DAC嵌入式运放。

10位DAC，DNL/INL最差为0.44/0.58 LSB

JSSC 2013第8期Data ConvertersSAR ADCDAC

A 23 mW 10-bit 170 MSs Two-Step Binary-Search Assisted Time-Interleaved SAR ADC

提出一种低功耗10位170 MS/s两步二进制搜索辅助时间交错SAR ADC架构。

65nm CMOS, 54.6 dB SNDR, 170 MS/s, 2.3 mW

JSSC 2013第9期Data ConvertersDelta-Sigma ADCNeural Network Accelerator

A 81-dB Dynamic Range 16-MHz Bandwidth Modulator Using Background Calibration Su

采用65nm CMOS技术的四阶离散时间ΔΣ调制器，通过背景校准实现高动态范围与带宽。

81dB动态范围/16MHz带宽/94mW功耗

JSSC 2012第2期Analog CircuitsOp-AmpBandgap Reference

A Novel Wide-Temperature-Range 39 ppm C CMOS Bandgap Reference Circuit

提出一种新型宽温度范围CMOS带隙基准电路，温度系数低至39 ppm/°C。

3.9 ppm/°C (165°C范围), 13.7 ppm/°C (200°C范围), 0.039% V线性调整率

JSSC 2012第6期Data ConvertersPipeline ADCDAC

A 10-b 320-MSs Stage-Gain-Error Self-Calibration Pipeline ADC Chien-Jian Tseng S

提出一种采用低增益运放和自校准技术的10位320MS/s流水线ADC

90nm CMOS, 320MS/s, SFDR 66.7dB, SNDR 54.2dB, 42mW, 0.21mm²

JSSC 2012第7期Power ManagementOp-Amp

Analog Building Blocks for Organic Smart Sensor Systems in Organic Thin-Film Tra

本文实现了有机智能传感器系统中的关键模拟模块，包括触摸传感器、运算放大器、DC-DC转换器和ADC。

触摸传感器采样率1.5 kS/s，运算放大器增益20 dB，DC-DC转换器输出电压高达60 V，ADC精度26.5 dB，带宽15.6 Hz

JSSC 2012第7期Analog CircuitsOp-Amp

Analysis and Design of a High Speed Continuous-time Modulator Using the Assisted

采用辅助运放技术设计的高速连续时间调制器，实现1 GS/s采样率和15.625 MHz带宽内的10位分辨率。

0.13μm CMOS, 67 dB动态范围, 4 mW功耗

JSSC 2012第9期Analog CircuitsOp-Amp

A 88-dB DR 84-dB SNDR V ery Low-Power Single Op-Amp Third-Order Modulator

一种适用于便携式传感器系统的低功耗单运放三阶Σ-Δ调制器

0.18μm CMOS, 1.5V, 3.2MHz时钟, 100kHz带宽, 84dB SNDR, 88dB DR, 140μW功耗

JSSC 2012第11期Data ConvertersPipeline ADCOp-Amp

An 11-b 300-MSs Double-Sampling Pipelined ADC With On-Chip Digital Calibration f

提出一种带片上数字校准的双采样流水线ADC，消除记忆效应误差，工作速度超过300 MHz。

11位精度，300 MS/s，40 mW功耗，FoM 0.24 pJ/conversion-step

JSSC 2012第12期Data ConvertersPipeline ADCDAC

A CMOS 537-mW 10-Bit 200-MSs Dual-Path Pipelined ADC Yu n C h a i Student Member

采用65nm CMOS工艺的10位200MS/s双路径流水线ADC，功耗5.37mW

65nm CMOS, 1V, 200MS/s, 55dB SNDR

JSSC 2012第12期Clocking & PLLsVCOOp-Amp

Analog Filter Design Using Ring Oscillator Integrators Brian Drost Member IEEE

提出使用环形振荡器积分器设计高性能模拟滤波器，克服传统积分器增益受限问题。

90nm CMOS, 0.5V电源, 2.9mW功耗, 7MHz带宽, 61.4dB SNR, 67.6dB SFDR, 60.1dB THD

JSSC 2011第3期Analog CircuitsOp-Amp

A 1-V Process-Insensitive Current-Scalable Two-Stage Opamp With Enhanced DC Gain

提出一种低电压下工艺不敏感且电流可扩展的两级运放设计，通过伪共源共栅补偿和体偏置技术提升直流增益。

1-V 65-nm CMOS, 直流增益提升4倍（12 dB）, 单位增益频率提升40%, 相位裕度保持稳定

JSSC 2011第11期Data ConvertersDelta-Sigma ADCOp-Amp

Low-OSR Over-Ranging Hybrid ADC Incorporating Noise-Shaped Two-Step Quantizer Om

提出一种采用噪声整形两步量化器的低过采样率混合ADC，实现高阶噪声整形且设计复杂度低。

1.56 MHz带宽(8x OSR), 2.6 mW模拟功耗, 1.2 V模拟电源电压, 78 dB动态范围, 75 dB SNDR

JSSC 2010第4期Data ConvertersDelta-Sigma ADCOp-Amp

APRIL 2010 VOLUME 45 NUMBER 4 IJSCBC ISSN 0018-9200 SPECIAL ISSUE ON THE 2009 SY

2010年IEEE JSSC特刊聚焦高性能模数转换器与能量收集技术

如：6b 2.7GS/s, 79dB 80MHz, 10b 50MS/s, 20mV输入

JSSC 2010第4期Data ConvertersDelta-Sigma ADCOp-Amp

A Fifth-Order Continuous-Time Delta-Sigma Modulator With Single-Opamp Resonator

提出一种新型单运放谐振器结构的第五阶连续时间ΔΣ调制器，显著降低功耗。

1.1V, 110nm CMOS, 300MHz, SNR 68.2dB, SNDR 62.5dB, FOM 0.24pJ/conv

JSSC 2010第5期Data ConvertersPipeline ADCCharge Pump

A Low-Power Capacitive Charge Pump Based Pipelined ADC

提出一种基于电容电荷泵的低功耗流水线ADC，无需高功耗运放即可实现高线性度。

1.8V, 0.18μm CMOS, 50MS/s, 58.2dB SNDR (9.4 ENOB), 66dB SFDR, 3.9mW (模拟)/6mW (数字)

JSSC 2010第5期Power ManagementNeural Network AcceleratorOp-Amp

An Amorphous-Silicon Operational Ampliﬁer and Its Application to a 4-Bit Digital

本文提出了一种适用于非晶硅薄膜晶体管技术的运算放大器电路拓扑，并应用于4位数字模拟转换器。

25V电源电压, 3.68mW功耗, DNL 0.216 LSB, INL 0.667 LSB, 最大转换率0.9 kS/s

JSSC 2010第7期RF & WirelessDelta-Sigma ADCOp-Amp

Power Reduction in Continuous-Time Delta-Sigma Modulators Using the Assisted Opa

通过辅助运放技术降低连续时间Delta-Sigma调制器的功耗

92.5 dB动态范围, 110μW功耗, 1.8V电源

JSSC 2009第3期Data ConvertersPipeline ADCOp-Amp

A 10-bit 50 MSs Pipelined ADC With Capacitor-Sharing and Variable-103109Opamp By

提出一种低功耗、小面积的10位50 MS/s流水线ADC，采用电容共享和可变增益运放技术。

10-bit, 50 MS/s, 12 mW, 1.8 V

JSSC 2009第4期Data ConvertersPipeline ADCOp-Amp

A 94-bit 50-MSs 144-mW Pipelined ADC Using Dynamic Source Follower Residue Ampli

提出一种采用动态源跟随器放大器的新型低功耗流水线ADC

9.4-bit 50-MS/s 1.44mW 119fJ/step

JSSC 2009第8期Data ConvertersDelta-Sigma ADCOp-Amp

74 dB SNDR Multi-Loop Sturdy-MASH Delta-Sigma Modulator Using 35 dB Open-Loop Op

提出新型多环Delta-Sigma调制器，采用35dB开环运放实现74dB SNDR。

0.18μm CMOS, 1.2V, 20MHz采样频率, 3.2mW功耗, 74dB SNDR@OSR=16

JSSC 2009第9期Digital CircuitsNeural Network AcceleratorOp-Amp

A 055 V 60 dB-DR Fourth-Order Analog Baseband Filter Marcello De Matteis Stefano

提出一种0.55V供电、12MHz截止频率的四阶低通滤波器，采用改进偏置电路和单运放双二阶结构实现低压高性能。

0.13μm CMOS, 0.55V, 12MHz, 3.4mW, 8dBm IIP3

JSSC 2009第9期Data ConvertersPipeline ADCOp-Amp

A Low Power Pipelined ADC Using Capacitor and Opamp Sharing Technique With a Sch

提出一种新型电容和运放共享技术，实现低功耗流水线ADC设计。

0.18μm CMOS, 1.8V, 80MS/s

JSSC 2009第12期Data ConvertersPipeline ADCOp-Amp

A 12b 50 MSs Fully Differential Zero-Crossing Based Pipelined ADC

一种基于零交叉技术的12位50MS/s全差分流水线ADC，具有高能效和鲁棒性。

90nm CMOS, 4.5mW, 88fJ/step

JSSC 2008第2期Data ConvertersPipeline ADCOp-Amp

A 15-bit Linear 20-MSs Pipelined ADC Digitally Calibrated With Signal-Dependent

提出一种信号相关抖动方案，优化15位20MS/s流水线ADC的数字校准。

0.18μm CMOS, 1.8V, 20MS/s

JSSC 2008第2期Data ConvertersOp-Amp

A 18-V 22-mW 10-bit 30-MSs Pipelined CMOS ADC for Low-Power Subsampling Applicat

一款低功耗18V 22mW 10位30MS/s流水线ADC，适用于子采样应用

0.18μm CMOS, 1.8V, 30MS/s, 21.6mW, 9.1 ENOB

JSSC 2008第12期Data ConvertersPipeline ADCOp-Amp

A 14-b 100-MSs Pipelined ADC With a Merged SHA and First MDAC Byung-Geun Lee Mem

一种低功耗14位100MS/s流水线ADC，通过共享运放和电容技术实现小面积和低功耗。

0.18μm DGO CMOS, 3V, 100MS/s, 72.4dB SNDR, 88.5dB SFDR, 11.7 ENOB

JSSC 2008第12期Analog CircuitsOp-Amp

An Over-60 dB True Rail-to-Rail Performance Using Correlated Level Shifting and

提出相关电平移位(CLS)技术，实现轨到轨性能并减少运算放大器增益误差。

0.18μm CMOS, 20MHz, 12-bit, 10.5 ENOB, 0.9V供电

JSSC 2007第2期Analog CircuitsOp-Amp

9 Identiﬁcation of two-ampliﬁer partially active-R sinusoidal os- cillators Pro

作者回应了关于其有源RC滤波器论文的评论，并解释了与文献中示例的差异。

无

JSSC 2007第3期Digital CircuitsNeural Network AcceleratorOp-Amp

1-V Rail-to-Rail CMOS OpAmp With Improved Bulk-Driven Input Stage

1V电源轨至轨CMOS运算放大器，采用改进的体驱动输入级设计

0.35μm CMOS, 1V供电, 76dB增益, 8MHz带宽

JSSC 2007第3期Data ConvertersPipeline ADCNeural Network Accelerator

A 10-bit 50-MSs Pipelined ADC With Opamp Current Reuse

该论文介绍了一种采用运放电流复用技术的10位50-MS/s流水线ADC，实现了低功耗和高性能。

1.8V, 50MS/s, 18mW, 9.2/8.8 ENOB

JSSC 2007第3期RF & WirelessDelta-Sigma ADCDAC

MARCH 2007 VOLUME 42 NUMBER 3 IJSCBC ISSN 0018-9200 A 13-b Linear 40-MSs Pipelin

该期刊包含多篇关于低功耗、高精度模拟电路设计的论文，涵盖ADC、DAC、调制器等关键电路。

13-bit线性ADC, 12-bit 160-MS/s DAC, 0.5-V 74-dB SNDR, 160 dB动态范围

显示前60篇，共 69 篇