JSSC 2019第5期Data Converters90nmPipeline ADCOp-Amp

A 753-dB SNDR 24-MSs Ring Amplifier-Based Pipelined ADC Using Averaging Correlat

提出ACLS和RS技术，降低流水线ADC中运放增益和电容失配误差，实现16位高性能ADC。

90nm CMOS, 24 MS/s, 74.3-dB SNDR, 85.5-dB SFDR, 5.1 mW

流水线ADC运放增益误差电容失配ACLS技术RS技术

▸创新点1：平均相关电平移位(ACLS)技术通过在两放大相位中设计相反极性的误差，有效降低运算放大器有限增益对ADC精度的影响，同时减少热噪声，提升信噪比。

▸创新点2：参考交换(RS)技术利用平均操作减少电容随机失配误差，并结合简化的电容布局排列降低梯度失配误差，显著提高ADC的线性度和动态范围。

▸创新点3：无校准16位流水线ADC设计通过ACLS和RS技术的协同应用，在90-nm CMOS工艺下实现74.3-dB SNDR和85.5-dB SFDR的高性能指标，功耗仅为5.1 mW。

▸创新点4：基于环形放大器的流水线ADC架构优化了传统设计，通过ACLS和RS技术的创新组合，在不增加校准复杂度的情况下，实现了高精度和高能效的转换性能。

Abstract

This paper proposes averaging correlated level shift- ing (ACLS) and reference swapping (RS) techniques for simulta- neously reducing errors from the ﬁnite opamp gain and capacitor mismatch in a pipelined analog-to-digital converter (ADC). The ACLS technique reduces the sensitivity of ADC accuracy to the opamp gain by averaging the ﬁnite opamp gain errors in two amplifying phases, where the error in the second amplifying phase is designed to have the opposite polarity to the one in the ﬁrst ampl