JSSC 2011第11期Data Converters0.18μm CMOSDelta-Sigma ADCOp-Amp

Low-OSR Over-Ranging Hybrid ADC Incorporating Noise-Shaped Two-Step Quantizer Om

提出一种采用噪声整形两步量化器的低过采样率混合ADC，实现高阶噪声整形且设计复杂度低。

1.56 MHz带宽(8x OSR), 2.6 mW模拟功耗, 1.2 V模拟电源电压, 78 dB动态范围, 75 dB SNDR

噪声整形两步量化器混合ADC低功耗Delta-Sigma调制器

▸噪声整形两步量化器：该方法创新通过结合噪声整形技术与两步量化架构，显著提高了ADC的信噪比（SNDR达75 dB）和动态范围（78 dB），同时保持低功耗（2.6 mW）。其核心在于量化误差的频谱整形，使得噪声能量被推至带外，从而提升带内信号质量。

▸残差反馈技术：这一电路创新通过引入残差反馈环路，实现了高阶噪声整形（具体阶数未明确说明），同时避免了传统高阶调制器的稳定性问题。其设计巧妙之处在于利用反馈路径精确控制残差信号，从而优化了量化精度与功耗的平衡。

▸电容/运放共享方案：该电路创新通过共享电容和运放资源，大幅降低了芯片面积和功耗（1.2 V电源电压）。其技术贡献在于简化了传统两步ADC的复杂模拟电路结构，同时通过时序优化避免了信号串扰，适用于低过采样率（OSR=8x）场景。

▸低过采样率（OSR）适应性：系统创新点体现在该ADC在仅8x OSR下实现78 dB动态范围，突破了传统噪声整形ADC对高OSR的依赖。这一特性使其特别适合宽带应用（1.56 MHz带宽），为低功耗高速ADC设计提供了新思路。

Abstract

A noise-shaped two-step ADC is presented in this paper. This ADC exploits residue feedback and a new capac- itor/opamp sharing scheme to ach ieve high order noise shaping with minimal design complexity. The application of the proposed architecture in low power Delta-Sigma modulators is studied in this paper. A prototype ADC is fabricated in a 0.18 mC M O S process. With a 1.56 MHz bandwidth (8x OSR), 2.6 mW analog power consumption, and 1.2 V analog supply voltage, the mea- sured dynamic range a