← 返回 JSSC 论文列表JSSC 2012第9期Analog Circuits0.18μmOp-Amp
A 88-dB DR 84-dB SNDR V ery Low-Power Single Op-Amp Third-Order Modulator
一种适用于便携式传感器系统的低功耗单运放三阶Σ-Δ调制器
0.18μm CMOS, 1.5V, 3.2MHz时钟, 100kHz带宽, 84dB SNDR, 88dB DR, 140μW功耗
Σ-Δ调制器低功耗时间交错摆幅限制便携式传感器
▸创新点1：单运放时间交错架构（系统创新） - 该论文提出了一种仅使用单个运放实现三阶ΣΔ调制器的架构，通过时间交错技术复用运放，显著降低了功耗（140 μW）和芯片面积，同时保持84-dB SNDR和88-dB动态范围的高性能指标。
▸创新点2：摆幅限制技术（电路创新） - 采用创新的摆幅限制技术，通过控制内部节点的电压摆幅和压摆率要求，降低了运放的功耗和设计复杂度，同时确保了系统的稳定性和线性度。
▸创新点3：低功耗设计优化（方法创新） - 通过综合运用时间交错架构、摆幅限制技术和低电压（1.5 V）供电，实现了54 fJ/conversion-level的优异能效比（FoM），适用于便携式传感器系统。
▸创新点4：工艺兼容性（电路创新） - 该设计在0.18-μm 6M CMOS工艺下实现，展示了其在主流CMOS工艺中的可制造性和可扩展性，为低成本量产提供了可能。
Abstract
A low-power switched-capac itor third-order sigma-
delta modulator suitable for portable sensor systems is
described. The architecture uses only one operational ampli fier
working in a time-interleaved fas hion. The architecture employs
swing reduction techniques to lim it the swing and the slew-rate
requirements of all internal nodes. Realized in a 0.18- m2 P 6 M
CMOS technology, the modulat or provides 84-dB SNDR and
88-dB dynamic range in a signal bandwidth of 100 kHz and clock
at 3.2 MHz. The