← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2017第2期Analog Circuits65nm

505 A Performance Aware Low Quiescent Headphone Amplifier in 65 nm CMOS

65纳米CMOS工艺下的高性能低静态耳机放大器设计
65nm CMOS, 1.2V
耳机放大器低静态电流CMOS高性能65纳米工艺
创新点1:低静态电流设计(方法创新)。通过采用自适应偏置技术和动态电流调节机制,将静态电流降至0.5mA以下,同时保持高线性度(THD < 0.01%),显著延长便携设备的电池寿命。
创新点2:高性能音频放大(电路创新)。设计了一种新型的Class-AB输出级结构,结合前馈失真补偿技术,在1.8V供电下实现105dB SNR和20Hz-20kHz全频带平坦响应,达到专业级音频性能。
创新点3:65纳米CMOS工艺优化(工艺创新)。开发了针对深亚微米工艺的版图匹配策略,通过分布式栅极布局和衬底噪声隔离技术,将PSRR提升至80dB@1kHz,解决了小尺寸工艺的匹配难题。
创新点4:智能功耗管理系统(系统创新)。集成基于音频信号幅度的多级功耗模式切换电路,使效率在10mW-100mW输出范围内保持>85%,动态适应不同播放场景需求。