JSSC 2024第10期Other28nmSAR ADC

A 25-kHz-BW 974-dB-SNDR SAR-Assisted Continuous-Time 1-0 MASH DeltaSigma Modulat

采用SAR辅助DNC技术和MASH结构的高分辨率连续时间ΔΣ调制器

28nm CMOS, 1.1V, 25kHz带宽, 97.4dB SNDR, 260µW功耗

连续时间ΔΣ调制器数字噪声耦合多级噪声整形SAR ADC高分辨率

▸创新点1：SAR辅助数字噪声耦合技术（方法创新）。通过引入SAR辅助的数字噪声耦合技术，有效降低了量化噪声的影响，提升了调制器的信噪比（SNR）和信号失真比（SNDR），实现了97.4 dB的SNDR。

▸创新点2：多级噪声整形结构（系统创新）。采用MASH架构，将高阶量化噪声分散到多个低阶环路中处理，解决了单环DNC DSM中高阶量化噪声导致的稳定性问题，同时实现了高噪声整形效果。

▸创新点3：低阶模拟环路滤波器实现高阶调制（电路创新）。通过结合MASH和DNC架构，使用低阶模拟环路滤波器实现了高阶CT DSM，降低了电路复杂度和功耗，仅消耗260 µW。

▸创新点4：高性能指标（性能创新）。在25 kHz带宽内，实现了98.4 dB的SNR和100.2 dB的动态范围（DR），Schreier FoM高达177.2 dB，展现了卓越的性能效率。

Abstract

This article introduces a high-resolution continuous- time delta–sigma modulator (CT DSM) architecture that incorporates a successive approximation register (SAR)-assisted digital noise coupling (DNC) technique and a multi-stage noise-shaping (MASH) structure. The limited maximum stable amplitude (MSA) problem due to the high-order-shaped large quantization error ( E1) in the previous single-loop DNC DSM is alleviated by adopting an M-0 MASH architecture, where E1 is low-order shaped within the