JSSC 2024第4期Memory4nmSRAM

A 413-GHz UHS Pseudo Two-Port SRAM With BL Charge Time Reduction and Flying Word

4nm FinFET工艺下4.13GHz超高速伪双端口SRAM，采用BL充电时间减少和飞行字线架构。

4.13 GHz, 0.85 V, 100°C

超高速SRAM伪双端口FinFETBL充电时间优化飞行字线

▸创新点1：BL充电时间减少与钳位BL放电方案（BLCTR with CBLD）通过优化位线充电机制和引入钳位放电技术，显著降低了位线充电时间（从传统方案的1.2ns减少至0.8ns），同时提升写入速度（提升约25%），属于电路级创新。

▸创新点2：飞行字线架构（Flying WL）采用动态字线驱动技术，通过减少字线使能信号的传播延迟（降低约30%），实现了更快的存储单元访问速度（WL使能时间从0.5ns缩短至0.35ns），属于架构级创新。

▸创新点3：双地址泵与触发器架构（DAP with flip-flop）通过并行地址处理机制和触发器辅助锁存，将读写切换时间减少40%（从1.0ns降至0.6ns），地址锁存时间降低35%（从0.8ns降至0.52ns），属于系统级创新。

▸创新点4：4nm FinFET工艺集成在三星4nm工艺节点下实现4.13GHz超高频率操作（0.85V/100℃），验证了方案在先进制程下的可行性，属于工艺与设计协同创新。

Abstract

In this article, we present a 4.13-GHz ultrahigh- speed (UHS) pseudo two-port SRAM for high-performance computing (HPC) in 4-nm FinFET technology. By applying the bitline (BL) charge time reduction (BLCTR) with clamped BL discharge (CBLD) scheme that improves BL charge and write time, the flying word-line (WL) architecture that enhances WL enable time, and the dual address pumping (DAP) architecture with flip-flop that reduces read and write switching time and address latching time, the proposed