JSSC 2024第12期Power Management28nmLDO

A Fully Integrated Domino-Like-Buffered LDO Regulator With High Power-Supply Rej

提出一种全集成多米诺缓冲LDO稳压器，具有高频谱范围的高电源抑制比。

28nm CMOS, 200mV压差, 10mA负载, 50pF片上电容, 0.012mm²面积

LDO稳压器电源抑制比多米诺缓冲全集成相位裕度

▸创新点1：多米诺式缓冲设计（Domino-Like-Buffered, DLB）通过多级级联缓冲器逐步驱动分段传输管，显著提升非主导极点频率至单位增益频率以上，解决了小输出电容（CL）带来的稳定性挑战，属于电路拓扑创新。该设计在仅50pF的片上CL下实现了-28dB的宽频带PSR性能。

▸创新点2：多级缓冲器与分段传输管的协同优化（方法创新），通过渐进式驱动降低等效输出阻抗，在维持相同相位裕度（PM）时，将CL需求降低2.4倍，同时支持200mV低压差和10mA负载电流的28nm工艺集成。

▸创新点3：输出极点主导（OPD）架构的高PSR优势全频段保留技术（系统创新），利用DLB结构克服传统OPD LDO对CL的依赖，实现在1GHz范围内PSR<-28dB，且芯片面积仅0.012mm²（含CL）。

▸创新点4：动态响应优化（电路创新），在9.8mA负载阶跃下实现51mV/50mV的超低过冲与下冲，结合多米诺缓冲的快速瞬态响应特性，显著提升轻载到重载的切换速度。

Abstract

This article presents a fully integrated low-dropout (LDO) regulator that offers high power-supply rejection (PSR) across the full frequency spectrum. The proposed domino- like-buffered (DLB) design, which features multistage-cascaded buffers that progressively drive segmented pass transistors, significantly elevates non-dominant poles beyond the unity-gain frequency, thereby addressing stability challenges posed by the small output capacitor ( CL). This advancement allows the full exploitation