JSSC 2024第3期Data Converters28nmDAC

A Time-Interleaved Digital-to-Analog Converter up to 118 GSs With Integrated Ana

首次在28nm FD-SOI CMOS技术中集成双子DAC和主动模拟多路复用器，实现118 GS/s的高采样率。

28nm CMOS, 118 GS/s, 4W@100GS/s

数模转换器时间交织高采样率CMOS技术模拟多路复用器

▸创新点1：时间交织技术提升采样率（方法创新）。通过并行两个8位子DAC（sub-DACs）实现59 GS/s的独立采样，再经时间交织合成118 GS/s超高采样率，突破传统单通道DAC的速率限制，实测支持108 GS/s宽带PAM信号和118 GS/s过采样信号。

▸创新点2：集成主动模拟多路复用器AMUX（电路创新）。首次在28nm FD-SOI CMOS工艺中单片集成电流模式拓扑的2:1 AMUX，实现子DAC信号的模拟域时分复用，无需依赖工艺升级即可扩展带宽，系统级提升采样率至100 GS/s以上。

▸创新点3：伪分段编码与CMOS反相器输出驱动（电路创新）。子DAC采用伪分段架构优化线性度，结合CMOS反相器驱动增强输出电流能力，在59 GS/s单通道速率下保持8位分辨率，总功耗仅4W@100 GS/s。

▸创新点4：片上存储与任意波形生成系统集成（系统创新）。集成256kB片上存储器构成完整AWG系统，支持灵活波形配置，兼具高采样率（118 GS/s）与高集成度，为高速信号处理提供端到端解决方案。

Abstract

To enhance sampling rates of CMOS digital-to- analog converters (DACs), analog multiplexing of several DAC output signals in the time domain provides a solution. In this article, a full CMOS integration of two sub-DACs and an active analog multiplexer (AMUX) on a single chip in 28-nm fully depleted silicon-on-insulator (FD-SOI) CMOS technology is presented for the first time for sampling rates of 100 GS/s and beyond. Sampling rates up to 108 GS/s for broadband pulse-amplitude modulated (PAM) sig