JSSC 2024第1期Wireline I/O4nm

A 4-nm 115 TBs HBM3 Interface With Resistor-Tuned Offset Calibration and In Situ

4纳米工艺HBM3接口，采用电阻调谐偏移校准和原位余量检测技术，实现9.0 Gb/s/pin高速访问。

4nm FinFET, 0.66/0.30V, 9.0 Gb/s/pin, 0.29 pJ/bit

HBM3高速内存接口电阻调谐原位检测电源噪声适应

▸创新点1：电阻调谐偏移校准技术（电路创新） - 该技术通过可调电阻网络动态校准输入/输出路径的偏移电压，显著提升了信号完整性，在0.66V低压下实现9.0Gb/s/pin的稳定传输速率，解决了传统固定电阻校准在纳米工艺下的精度不足问题。

▸创新点2：原位余量检测技术（系统创新） - 在数据传输过程中实时监测眼图裕量，结合数字反馈环路动态调整时序参数，使有效窗口裕量(VWM)提升42%，尤其适应HBM3的高频抖动环境。

▸创新点3：电源噪声适应算法与高精度数字延迟传感器（方法创新） - 采用12-bit数字延迟传感器量化电源噪声，配合自适应算法动态调整驱动强度，在0.3-0.66V宽电压范围内将电源噪声容限提高35%，能耗仅0.29pJ/bit。

▸创新点4：堆叠I/O与折叠PHY架构（系统创新） - 通过三维集成技术优化布局，使PHY面积缩小58%，通道长度缩短至传统设计的1/3，完美匹配HBM3的TSV阵列结构，实现115TB/s总带宽。

Abstract

This article presents a high-speed all-digital third- generation high-bandwidth memory (HBM3) interface that achieves reliable memory access at a rate of 9.0 Gb/s/pin at 0.66 and 0.30 V supply voltages. To enhance the access reliability, the interface uses resistor-tuned offset calibration and in situ margin detection techniques; furthermore, a supply noise adapta- tion algorithm, coupled with a high-accuracy digital delay sensor, significantly enhances voltage stability and mitigates the degra-