JSSC 2024第3期Data Converters28nmSAR ADCDelta-Sigma ADC

An ELDC-Free 4th-Order CT SDM Facilitated by 2nd-Order NS CT-SAR and AC-Coupled

提出一种无额外环路延迟补偿的20MHz带宽四阶连续时间ΣΔ调制器，采用二阶噪声整形CT-SAR ADC技术。

28nm CMOS, 1.5-1V, 750MHz采样频率, 20MHz带宽, 75.5dB SNDR, 2.78mW功耗

连续时间ΣΔ调制器噪声整形CT-SAR ADC无ELDC低功耗

▸创新点1：ELDC-free设计（系统创新）。通过采用二阶NS CT-SAR结构和乒乓操作的被动积分器，将6位CT量化器的延迟减少至仅一个SA周期，从而无需额外的环路延迟补偿电路，简化了系统设计并降低了功耗。

▸创新点2：二阶NS CT-SAR结构（电路创新）。该结构通过专用的复位操作提供稳定的二阶噪声整形，并确保CT接口的鲁棒输入偏置，显著提升了量化器的性能和稳定性。

▸创新点3：交流耦合负电阻技术（电路创新）。该技术通过引入交流耦合负电阻来支持单放大器双二阶环路滤波器，实现了低功耗设计，并在带边输入时保持稳定的性能。

▸创新点4：高性能指标（系统创新）。该设计在28nm CMOS工艺下实现了75.5dB SNDR和20MHz带宽，功耗仅为2.78mW，Walden FoM为14.3fJ/conversion step，Schreier FoM为174.1dB，性能优越。

Abstract

This article presents an excess loop delay com- pensation (ELDC) free 20 MHz bandwidth (BW) fourth-order continuous-time sigma-delta modulator (CT SDM) facilitated by a noise-shaping continuous-time successive-approximation regis- ter (NS CT-SAR) ADC. The modulator comprises a second-order single amplifier biquad (SAB) loop filter (LF) and a second-order NS CT-SAR with a passive integrator. The NS CT-SAR provides a stable second-order NS with a dedicated reset operation to ensure a robust input