JSSC 2024第2期Power Management65nmBuck Converter

A Dual-Inductor Ladder Buck Converter for Li-Ion Battery-Operated Sub-V olt SoCs

提出一种双电感阶梯式降压转换器，用于锂离子电池供电的亚伏SoC，实现高效高功率密度。

65nm CMOS, 90.6%峰值效率, 0.93W/mm²峰值功率密度, 1.35W最大功率输出

降压转换器锂离子电池系统级芯片功率密度混合转换器

▸创新点1：双电感阶梯式混合降压转换器拓扑（电路创新） - 提出了一种新型的双电感阶梯式混合降压转换器结构，通过独特的电感-电容网络实现16.67倍超高降压比，解决了传统架构在极端降压场景下的效率与功率密度矛盾。

▸创新点2：平衡电感电流降低开关平均电流（方法创新） - 采用对称电感电流路径设计，使两电感电流自动均衡，显著降低开关器件的平均电流应力（实测峰值效率达90.6%），提升主动器件利用率。

▸创新点3：自然软充电降低开关均方根电流（电路创新） - 利用阶梯电容的固有谐振特性实现零电流开关（ZCS），将开关RMS电流降低37%，同时获得0.93W/mm²的峰值功率密度。

▸创新点4：CMOS工艺兼容性（系统创新） - 在65nm CMOS工艺中实现全集成方案（仅1.13mm²面积），通过电感-电容协同优化达成1.35W最大输出功率，为SoC供电提供单芯片解决方案。

Abstract

This article presents a dual-inductor ladder (DIL) hybrid buck converter to support system-on-chip (SoC)-compatible subvolt (≤1 V) supply rails directly from a single-cell Li-ion battery (2.5–5 V). Facilitating an extreme downconversion (16.67×) using scaled CMOS technology, the proposed topology presents a unique solution to address the active versus passive component utilization while still neutralizing the well-known efficiency versus power density (PD) trade-off for a hybrid converter. The b