JSSC 2024第12期Data Converters8nm FinFETSAR ADC

A 208-mW 644-dB SNDR 400-MSs Pipelined- SAR ADC Using Mismatch and PVT Variation

提出一种新型动态偏置环形放大器，应用于12位400MS/s流水线-SAR ADC，无需偏置校准，具有高增益和低功耗。

12-bit, 400-MS/s, 2.08 mW, 64.4-dB SNDR, 77.6-dB SFDR

动态偏置环形放大器流水线-SAR ADCCMFBPVT变化低功耗

▸创新点1：动态偏置环形放大器技术，通过创新的动态偏置设计解决了传统环形放大器的偏置问题，无需校准即可抵抗工艺偏差和PVT变化，同时保持高增益、基于摆率的充电和接近轨到轨的输出摆幅。

▸创新点2：反馈电压采样CMFB技术，提出了一种无需额外功耗的改进型开关电容共模反馈技术，显著提高了直流精度，为ADC的稳定性和精度提供了保障。

▸创新点3：全尺度匹配残差放大技术，通过优化第一级SAR ADC的顶板输入采样，实现了更快速度和更低功耗的转换，提升了整体ADC的性能和效率。

▸创新点4：整体系统创新，结合上述技术，在8nm FinFET工艺下实现了208mW功耗、64.4dB SNDR和77.6dB SFDR的高性能ADC，展示了在无需校准情况下的鲁棒性和高效能。

Abstract

In this article, we introduce a new dynamically biased ring amplifier that is tolerant to mismatch and PVT variation without requiring bias calibration, and we verify it in a 12-bit 400-MS/s pipelined-SAR analog-to-digital converter (ADC), fabricated in an 8-nm FinFET process. Our novel ring amplifier solves the biasing issues inherent in conventional ring amplifiers while maintaining the benefits of high gain, slew- based charging, and nearly rail-to-rail output swing. We also propose a techniq