← 返回 JSSC 论文列表JSSC 2024第3期Data Converters65nmPipeline ADC
A 46400 K Functional Ringamp-Based 250 MSs 12 b Pipelined ADC With PVT-Robust Un
提出一种PVT鲁棒的环形放大器，实现高速无增益校准的12位250 MS/s流水线ADC。
65nm CMOS, 12-bit, 250 MS/s, SNDR > 57.7 dB
环形放大器流水线ADCPVT鲁棒偏置校准低温工作
▸创新点1：单位增益频率感知偏置校准（电路创新） - 通过恒定跨导电路稳定环形放大器第三级偏置，并结合输出建立监测反馈动态调整前两级偏置，在4.6-400K温度范围内实现带宽稳定性，相位裕度优化达57.7dB SNDR。
▸创新点2：一级偏置增强技术（电路创新） - 采用NMOS/PMOS独立交流耦合的差分逆变器结构，解决深低温环境下第一级电压余量不足问题，支持154fJ/conv.-step的超低功耗指标。
▸创新点3：级联相关电平移位技术（方法创新） - 在先进CMOS工艺中通过级联CLS结构提升增益，无需校准即可实现12位精度，相比传统CLS技术速度提升30%至250MS/s。
▸创新点4：PVT全温域自适应系统架构（系统创新） - 集成温度自适应偏置、增益增强和稳定性控制技术，首次实现4.6-400K宽温域工作的流水线ADC，温度适应范围创纪录。
Abstract
This article presents a process voltage temperature
(PVT) -robust ring amplifier that enables a high speed pipelined
analog-to-digital-converter (ADC) without gain calibration, oper-
ating across a temperature range of 4.6–400 K. To ensure the
stability of the ringamp, given the large variation of MOS-
FET transconductance, threshold voltage, and drain resistance
across temperature, we propose a unity-gain-frequency-aware
bias calibration and a 1st-stage bias-enhancement technique.
The unity-gai