JSSC 2024第9期Data Converters40nmNeural Network AcceleratorBiosignal

Analysis and Design of a 104-ENOB 092538-µW Event-Driven Level-Crossing ADC With

提出一种新型事件驱动电平交叉ADC，采用自适应时钟方案，显著降低功耗并提升系统兼容性。

8-bit 15-kHz BW, 0.92-5.38 µW

电平交叉ADC事件驱动自适应时钟低功耗CMOS

▸创新点1：采用时钟比较器但引入自适应时钟方案（方法创新）。该论文提出了一种新型LCADC拓扑结构，通过自适应时钟算法动态调整比较器的工作频率，显著降低了功耗。与传统连续时间LCADC相比，该设计在信号活动稀疏时可实现10×–100×的比较器功耗降低，具体功耗范围为0.92 µW（ECG信号）至5.38 µW（15 kHz满幅正弦波）。

▸创新点2：功耗随信号活动动态调整（系统创新）。通过自适应时钟机制，ADC的功耗能够根据输入信号的活动水平实时调整，从而优化能效。例如，在处理ECG信号时，ADC可实现30%的数据率降低和3倍的I/O功耗减少，适用于边缘计算等低功耗场景。

▸创新点3：与传统时钟数字处理电路无缝集成（电路创新）。该设计通过离散时间（DT）拓扑结构解决了传统LCADC与时钟数字电路接口的难题，使其能够直接兼容常规时钟处理电路或发射器，提升了系统的兼容性和实用性。

▸创新点4：高能效与高精度性能（性能创新）。原型芯片在40 nm CMOS工艺下实现了8位分辨率、15 kHz带宽，峰值Walden品质因数（FOM）达138 fJ/conv，有效位数（ENOB）为10.4位，展示了其在低功耗高精度应用中的潜力。

Abstract

Level-crossing ADCs (LCADCs) operate on changes in the input signal, resulting in an event-driven power con- sumption and data output. For signals with time-sparse activity (e.g., neural action potentials, and ECG), such ADCs can offer advantages at the system level through the reduced data rate that decreases the transmission and/or processing power, mak- ing them well-suited for low-power edge applications. Current implementations are, however, limited in performance and power efficiency. Due