2020

本文作为ISSCC 2020的keynote配套论文，回顾了深度学习在计算机视觉、语音识别等领域取得的突破，并探讨了这些进展对计算机架构和芯片设计的启示，强调了硬件与软件协同设计的重要性。

本文是联发科高管在ISSCC 2020上的主题演讲，展望了AIoT的发展前景，分析了其三大支柱技术，并预测了到2030年的市场规模和设备数量。

该论文探讨了在数据量爆炸式增长背景下，半导体行业面临的缩放挑战。作者提出需要重新思考传统摩尔定律，强调技术多样化和系统与技术的协同创新。

本文展望了计算技术的未来，提出比特（经典计算）、神经元（人工智能）和量子比特（量子计算）三种范式融合的趋势。文章回顾了基于比特和摩尔定律的数字化进程，以及近期AI系统在窄分类任务中实现的超人精度，并探讨了从狭义AI向更通用智能的演进。

该论文提出了一种面向5G-NR的1.4至2.7GHz FDD无SAW发射器，采用带宽扩展的N-path滤波器-调制器、隔离基带输入和宽带设计，解决了小双工间距（如NR-n74频段48MHz）下对接收频段产生低噪声的挑战，实现了低于-157.5dBc/Hz的带外噪声。

该论文提出了一种无SAW的直接数字射频调制器，采用三电平时间逼近滤波器和可重构双频带Delta-Sigma调制器，解决了5G多频段多标准应用中高带内动态范围和特定带外低噪声的需求。通过可调操作频带设计，实现了更优的实现权衡。

该论文提出了一款4×4双频双并发WiFi 802.11ax收发器，集成了LNA、PA和T/R开关，支持多用户MIMO和OFDMA调制。采用55nm CMOS工艺，实现了+20dBm输出功率下1024-QAM调制的高EVM性能，解决了传统多芯片方案集成度低、功耗高的问题。

该论文提出了一种全集成、双频段、全数字极性发射器，支持160MHz带宽和27dBm输出功率，用于WiFi 6应用。针对WiFi对更宽带宽和更高阶调制（如1024QAM）的需求，解决了传统模拟发射器难以实现宽带和高效率的挑战。

该论文提出了一种支持4G/5G多模多频段的蜂窝发射机，采用12nm FinFET工艺，通过谐波抑制技术解决了宽带宽和宽调谐范围下的高线性度挑战。

本文提出了一款65nm CMOS工艺下的无数字预失真正交数字发射机，面积仅0.26mm²。通过优化RF DAC架构和数字电路设计，实现了在超过30dB输出功率范围内EVM低于-40dB，解决了传统发射机需要数字预失真且面积大的问题。

本文提出了一种基于模拟时间-数字转换器（ATDC）的4单元空间信号处理器，实现了500MHz调制带宽、6位分辨率、1GS/s采样率，功耗仅40mW，采用65nm工艺。该设计解决了传统移相器阵列在大带宽密集干扰网络中的挑战，实现了高能效的真时延空间信号处理。

该论文提出了一种直接12V/24V到1V的三态DSD功率转换器，通过在线VCF再平衡和原位预充电技术，解决了传统半桥拓扑在高压降压应用中短导通时间和功率不平衡的问题，实现了3W输出和91.2%的高效率。

本文提出了一种全集成谐振开关电容转换器，采用片上双相合并技术，在0.47W输出功率下实现了85.5%的效率。该设计克服了无源器件（特别是电感）集成难度大的问题，为片上电源管理提供了高效方案。

本文提出一种单级325V到3.3-10V的谐振DC-DC转换器，全集成功率级，输出功率0.5W，效率达80.7%。解决了高压直接降压中的电平移位、共模瞬态抑制等难题。

本文提出一种48-80V宽输入范围、2MHz开关频率的自适应零电压转换（ZVT）辅助GaN基总线转换器，通过在轻载条件下实现ZVT操作，减少了开关损耗，从而将轻载效率提升14%。

提出了一种具有双倍开关脉宽和共享自举电容的2相软充电混合升压转换器，通过软充电技术和降低电感电压摆幅来减小电感DCR损耗，从而降低电感体积和成本。

该论文提出了一种同时能量传输的单电感双极性输出转换器，利用飞电容技术为显示器提供高效、安静的供电电压，解决了传统双转换器方案面积大、效率低的问题。

该论文提出一种电压容限三电平buck-boost DC-DC转换器，通过连续传输电流和飞电容软充电技术，解决了宽电池电压范围下动态电压缩放、宽负载电流范围及动态线/负载瞬变等挑战，适用于电池供电移动系统。

本文提出了一种面向一次性物联网（IoT）设备的高效升降压DC-DC转换器，实现了96.8%的峰值效率。该转换器支持连续输入/输出电流，并通过可重构拓扑结构优化了不同电池电压下的性能，解决了标准碱性电池供电下长寿命与低成本的需求。

该论文提出了一种基于微环调制器的3D集成硅光子发射机，实现了112Gb/s PAM-4传输，并通过集成非线性均衡解决了微环调制器带宽与相效率的权衡问题。

本文介绍了一款采用BiCMOS工艺的4通道200Gb/s PAM-4光收发器，集成了硅光子前端，旨在满足数据中心对高网络容量的需求。该设计通过单片集成电光IC降低了离散收发器的成本和功耗。

本文提出了一种用于超过400Gb/s相干光通信的线性驱动IC，采用堆叠电流复用架构在65nm CMOS工艺中实现48GHz带宽和225mW/ch功耗，解决了高符号率（>64GBaud）和高阶调制（>16-QAM）下对宽带驱动器的需求。

该论文提出了一种基于SiGe BiCMOS工艺的4-to-1模拟时间交织器，实现了100GS/s的采样率，功耗为700mW。解决了CMOS DAC在采样率和带宽上的限制，通过主动组合多个DAC来提升性能。

本文提出了一款1Tb容量、4b/cell（QLC）的96层堆叠字线3D NAND闪存，通过将外围电路置于存储阵列下方（PUC技术）实现了30MB/s的编程吞吐量。该设计有效解决了位线间耦合噪声导致的感测精度下降和Vth窗口展宽问题。

该论文介绍了一款在22nm工艺上实现的32Mb嵌入式STT-MRAM，具备10ns读取速度、超过100万次写入耐久性和在150°C下10年数据保持能力，解决了传统嵌入式闪存的速度和耐久性瓶颈。

该论文提出了一种22nm工艺的1Mb STT-MRAM宏，支持1024位宽读取和近内存计算双模式，实现了42.6GB/s的高读取带宽，解决了安全感知移动设备对非易失性存储器高带宽和加密运算的需求。

本文提出一款128Gb、1b/cell、96字线层的3D闪存芯片，通过优化读取和编程电路，将随机读取延迟降低至4µs，编程时间缩短至75µs，旨在满足存储级内存（SCM）对低延迟和高性能的需求。

本文提出了一款功耗仅510nW、电压0.41V的关键词唤醒芯片，采用串行FFT的MFCC特征提取和二值化深度可分离卷积神经网络，解决了传统KWS芯片功耗过高（>5µW）的问题，实现了超低功耗的始终在线语音接口。

本文提出了一种激活相似性感知的卷积神经网络视频处理器，通过混合精度计算、帧间数据重用和混合位宽差分技术，显著降低了计算和存储功耗。在65nm工艺下实现了12.3mW功耗和24.7µJ/帧的效率，适用于自动驾驶和监控等视频应用。

提出了一种基于65nm计算内存（CIM）的CNN处理器，通过动态稀疏性优化技术实现系统级能效提升。解决了先前CIM工作仅关注宏单元而缺乏系统集成和稀疏优化的问题，实现了2.9至35.8 TOPS/W的宽范围系统能效。

该论文提出了一种采用5nm EUV和高迁移率沟道FinFET技术的135Mb SRAM，通过金属耦合和电荷共享写辅助电路来降低最小工作电压（VMIN），解决了先进工艺下SRAM因随机阈值电压波动导致的低电压操作难题。

本文提出了一款基于28nm工艺的64Kb存算一体宏，采用6T SRAM单元实现了双向转置多比特计算，同时支持推理和训练操作，旨在为AI边缘设备提供高能效和快速计算能力。

该论文提出了一种基于7nm FinFET CMOS工艺的计算存储融合（CIM）SRAM宏单元，用于机器学习应用。它解决了传统CIM方案中面积、噪声容限和权值精度的权衡问题，实现了高能效和高吞吐量。

本文提出了一款基于22nm工艺的2Mb ReRAM存内计算宏，支持多比特乘累加（MAC）运算，实现了121-28TOPS/W的高能效，适用于微型AI边缘设备。解决了传统非易失性存内计算仅支持二进制输入/权重的问题，大幅提升了能效和延迟。

该论文提出了一种基于28nm 64Kb 6T SRAM的存内计算宏，支持8位乘加运算，用于AI边缘芯片。通过创新的电路设计，解决了传统架构中数据搬运带来的功耗和延迟瓶颈，实现了高效的多位MAC操作。

本文提出了一款12位18GS/s的射频采样ADC，集成了宽带跟踪保持放大器和后台校准技术，解决了高速时间交织ADC中因子ADC数量增加导致的带宽降低、失配杂散和功耗增大的问题。

该论文提出了一种4路交织、10GS/s采样率、8位分辨率的时域ADC。通过16倍插值级间增益技术，在18GHz输入频率下实现了>37.5dB的SNDR，解决了高速ADC的大输入电容和带宽限制问题。

本文提出了一种单通道3.3GS/s、6位全动态流水线ADC，通过后放大残差生成技术实现了低功耗（5.5mW）和高速转换，解决了传统闪存ADC在高分辨率下面积和能效低下的问题。采用全动态电路避免了静态功耗，适用于ADC-based串行链路和5G接收机。

本文提出了一种加权平均相关电平移位（WACLS）技术，用于流水线SAR ADC，无需校准即可理论上消除有限运放增益误差，并采用速度增强方案克服速度下降问题。实现了71.7dB SNDR、100MS/s采样率、0.7mW功耗的高能效性能。

该论文提出了一种带有kT/C噪声消除技术的13位40MS/s SAR ADC，通过集成噪声消除电路显著减小了采样电容，解决了传统大电容导致的输入驱动和参考缓冲器设计难题。

该论文提出了一种基于VCO的连续时间流水线ADC，具有800MHz带宽和固有的抗混叠特性，并集成了片上数字重建滤波器，解决了宽带无线通信系统中高带宽、高线性度ADC的设计难题。

该论文提出了一种基于单相位域电平交叉和嵌入技术的噪声整形非均匀采样ADC，旨在解决传统连续时间ΔΣ调制器在高带宽需求下所需高采样率、高线性度及环路延迟补偿的挑战。通过非均匀采样和噪声整形技术，实现了40MHz带宽、76.2dB SNDR和78.0dB DR的卓越性能。

该论文提出了一种12.8-15.2GHz分数-N数字Bang-Bang锁相环，采用数字频率误差恢复技术实现快速锁定，同时达到66fsrms的超低抖动，满足5G毫米波频段对本地振荡器低于90fsrms的抖动要求。相比模拟PLL，该设计在功耗和面积上更具优势。

该论文提出了一种采用电磁混合耦合谐振增强技术的多核振荡器，实现了18.6至40.1GHz的超宽带调谐范围和201.7dBc/Hz的优值（FoMT），解决了毫米波频段多核振荡器相位噪声与调谐范围之间的折衷问题。

该论文提出了一种12.5GHz分数-N类型-I采样PLL，通过采用采样技术实现了58fs的集成抖动，解决了传统模拟PLL中大型模拟滤波器难以在纳米级CMOS工艺中缩放的问题，同时避免了数字PLL中时间数字转换器的量化噪声。

该论文提出了一种21.7-26.5GHz的电荷共享锁定正交PLL，通过隐式数字频率跟踪环路实现低抖动。解决了传统亚采样PLL和注入锁定PLL在毫米波频段功耗高、面积大的问题。

该论文提出了一种基于积分型DAC的FMCW锁相环，用于快速锯齿波调频连续波雷达，解决了传统PLL带宽限制导致的线性度问题，实现了10GHz载波、1.2GHz带宽和23MHz/μs斜率下的90kHz rms频率误差，功耗仅12mW。

该论文提出了一种低功耗毫米波LO发生器，通过统一20GHz三次谐波丰富的电流输出VCO、谐波电流滤波器和60GHz TIA，实现了电流复用架构。解决了FMCW雷达中低功耗与严格相位噪声要求的矛盾，在9mW功耗下达到54.9-63.5GHz频率范围和186.7dBc/Hz的FoM。

该论文提出一种自健康学习的GaN功率转换器，利用片上基于对数的模拟随机梯度下降（SGD）监督学习算法和在线结温监测，解决GaN功率电路的可靠性问题。通过实时健康监测和自适应学习，提升GaN功率转换器的寿命和稳定性。

该论文提出了一种单片集成E-Mode GaN 15W 400V离线自供电迟滞降压变换器，实现了95.6%的高效率。通过将GaN HEMT和驱动器单片集成在GaN-on-Silicon技术上，有效控制了寄生参数并减小了方案尺寸，解决了传统分立方案中的性能瓶颈。

该论文提出了一种非隔离电容降压式AC/DC电源，能够从高达305VACrms的交流输入直接产生5V/3.3V的稳压输出，负载电流达120mA。解决了智能电表、家电等应用中对小尺寸、低静态功耗和可靠性的需求。

该论文提出了一种全集成、11MHz开关频率、5kV隔离电压的DC-DC转换器，无需跨隔离屏障的反馈路径，解决了传统隔离电源需要外部元件或跨隔离反馈的问题。

本文提出了一种采用零电压开关（ZVS）技术的反激变换器IC，针对USB Power Delivery（PD）快充标准优化，实现了93.5%的高效率。该芯片支持3-21V宽电压范围和1-5A电流输出，通过次级侧调节（SSR）控制方案实现高精度动态调节，解决了移动设备快充中宽范围输出与高效率兼顾的难题。

本文提出了一种48V转1V的三电平半桥DC-DC转换器，实现了92.8%的峰值效率和60A的输出电流。通过飞电容电压平衡技术解决了高降压比下的效率挑战，适用于服务器和汽车等48V总线应用。

该论文提出了一种DC至35MHz的全集成单电源隔离放大器，用于功率电子中的电流和电压检测前端。它解决了高频开关（如GaN/SiC器件）下需要宽带宽隔离检测以实现精确软开关的问题。

该论文提出了一种全通用工艺的电流隔离器，用于栅极驱动器，实现了123mW功耗和23%的功率传输效率，并支持全三工通信，速率分别为21/14/0.5Mb/s。通过VCO同步和双延迟线解调技术，解决了变压器有限带宽导致的时序不确定性，避免了数据错误。

本文提出了一种可扩展的低温CMOS数字密集型控制器，工作频率为2-20GHz，用于4×32频率复用的自旋量子比特/Transmon量子比特。该控制器解决了在低温环境下对大量量子比特进行高效、低功耗控制的问题。

该论文提出了一款基于28nm FDSOI CMOS工艺的量子集成电路，可在110mK极低温下工作，功耗仅295µW。芯片集成了2.8GHz激励信号生成和nA级电流检测功能，用于片上硅基量子比特的控制与读取，解决了量子计算中低温、低功耗、高频激励与微弱信号检测的集成难题。

该论文提出了一种用于量子计算的低温振荡器，在4-5GHz频率下实现了200dB的FoM。通过自动共模谐振校准技术，解决了低温下晶体管1/f噪声恶化导致的相位噪声问题。

本文介绍了AMD Zen 2微处理器核心，采用TSMC 7nm FinFET工艺，实现了475M晶体管、7.83mm²的核心面积，并包含0.5MB L2缓存和4MB共享L3缓存。通过新的定制电路和内存设计技术，在提升性能的同时降低了功耗，相比上一代Zen实现了15%的指令每时钟周期（IPC）提升。

AMD提出基于chiplet的第二代Infinity Fabric SoC，采用三种不同工艺的chiplet实现异构集成，用于服务器和客户端产品。该架构在7nm工艺上实现高性能、高性价比和高能效，并保持向后兼容和可扩展性。

提出了一款96核处理器，采用6个小芯片3D堆叠在有源中介层上，实现了0.6ns/mm的延迟和3Tb/s/mm²的芯片间互连，总性能达220GOPS。同时集成了开关电容电压调节器(SCVR)实现快速DVFS和IR drop缓解。

该论文介绍了一款采用7nm工艺的高性能、高能效移动应用处理器，通过三丛集CPU架构、稀疏感知NPU和硬件自动时钟门控技术，实现了高性能与低功耗的平衡。

该论文介绍了一款采用7nm FinFET工艺的集成5G移动SoC中的异构CPU子系统，通过电路技术优化实现了2.5GHz/2.0GHz双频八核CPU的功率/性能提升，解决了高性能与低功耗的平衡问题。

本文提出一款基于16nm工艺的多核SoC平台，集成超过35亿晶体管，提供超过14TOPS的算力，功耗范围2-10W，面向汽车和嵌入式应用。该平台整合了安全MCU、512位向量VLIW DSP以及嵌入式视觉与成像加速单元，旨在满足高算力、低功耗和功能安全的严苛需求。

本文介绍了IBM z15微处理器，它是一款12核、主频5.2GHz的高性能处理器，用于大型机系统。该处理器通过架构优化和工艺提升实现了高频率和高吞吐量。

该论文提出了一种功耗仅28µW的IoT标签，通过单边带QPSK反向散射通信方式，能够与商用WiFi收发器进行通信，解决了传统WiFi设备功耗高、需要大电池或频繁充电的问题。

本文提出一款57nW的软件定义始终在线唤醒芯片，采用异步流水线事件驱动架构，解决了IoT设备在随机稀疏事件场景中传统周期性唤醒功耗过高的问题。该芯片可软件配置以响应多种事件，实现超低功耗唤醒。

该论文提出了一款4.0×3.7×1.0mm³的MEMS-CMOS集成电子鼻芯片，集成了4个气体传感器、温度传感器和湿度传感器，实现了多气体低于ppm级的检测。解决了传统电子鼻体积大、难以集成的问题，适用于AI机器人和IoT健康应用。

该论文提出了一种基于磁场梯度定位的3D手术对准系统，实现了100µm的高分辨率，避免了传统X射线透视的需求。该系统通过低功耗电路设计，适用于体内实时导航，提高了微创手术的精确性和安全性。

本文提出了一款完全集成的遗传变异发现SoC，用于加速下一代测序（NGS）数据分析。该芯片旨在解决人类基因组变异分析耗时数天的问题，通过专用硬件加速缩短处理时间。

该论文提出了一种用于微机器人自主导航的路径规划处理器，采用IDA*算法实现2D/3D环境下的高效路径规划，每任务仅消耗1.5µJ能量，解决了微机器人电池续航有限的问题。

本文提出了一款面向汽车应用的图像处理SoC，采用16nm CMOS工艺，核心面积5.69mm²，功耗0.98nJ/pixel。该芯片集成了多种颜色滤波阵列（RGGB、RGB-Ir、RCCC、RCCB、Mono）处理能力，支持多曝光传感器和24位每颜色高动态范围，解决了汽车场景下多传感器格式兼容与高动态成像的需求。

本文提出了一种1.1V 16GB 640GB/s的HBM2E DRAM，通过数据总线窗口扩展技术和协同片上ECC方案，解决了高带宽内存中数据窗口缩小和可靠性问题。

本文提出了一款128Gb容量、8层堆叠、带宽512GB/s的HBM2E DRAM，通过伪四分之一存储体结构、功率分散技术和基于指令的在线PMBI解决了高带宽内存的功耗和测试挑战。

本文提出了一种面向高速内存接口的32Gb/s数字密集型单端PAM-4收发器，通过采用2抽头基于时间的均衡技术，解决了传统NRZ链路在高信道损耗下受码间干扰限制的问题，实现了更高的带宽效率。

该论文提出了一种基于8nm工艺的18Gb/s/pin GDDR6物理层（PHY）设计，通过发射机带宽扩展和接收机训练技术解决了高速信令中的读写校准问题，满足了自动驾驶和人工智能等应用对高数据吞吐量的需求。

该论文提出了一种工作在0.8-2.3GHz的正交误差校正器，采用最小总延迟跟踪技术，可校正高达101.6ps的相位误差，解决了多相时钟因器件失配引起的相位误差导致数据采样窗口缩小的问题。

该论文提出了一种用于汽车激光雷达的电流域模拟前端，实现4GS/s采样率和80dB动态范围，支持相位编码脉冲压缩直接飞行时间检测。解决了传统电压域AFE在高速高动态范围下的功耗和线性度限制。

该论文提出了一种用于电子皮肤的无线多通道电阻电容传感器节点，采用类CDMA的电阻/电容-电压转换器同时记录16通道电阻和16通道电容传感器，并集成了边缘编码PWM UWB收发器实现低功耗无线传输。在70µW功耗和1.19mm²面积内实现了32通道传感与无线通信。

本文提出一种适用于电池荷电状态(SOC)监测的库仑计数器，能够处理0至60V的输入电压，并采用信号相关供电电流技术以降低功耗。在-50°C至125°C的宽温度范围内，实现了±0.5%的增益精度，解决了传统库仑计数器功耗高、易受偏移漂移影响的问题。

该论文提出了一种混合ΔΣ-PWM D类音频放大器，实现了28W输出功率、-108.9dB THD和-102.2dB THD+N，峰值效率达91%，并降低了EMI发射。通过全差分H桥输出级和优化的栅极驱动设计，解决了高效率与低失真之间的权衡问题。

本文提出一种具有频率均衡技术的D类音频放大器，通过在反馈回路中引入频率均衡来抑制PWM残留混叠失真，从而在保持极低静态电流（0.41mA）的同时实现0.00091%的超低THD+N。解决了传统PWM反馈电路中因残留混叠失真导致的THD+N与静态电流之间的权衡问题。

本文提出了一种用于微型超声探头的跨阻放大器（TIA），实现了2pA/√Hz的低输入噪声和36dB的连续时间增益补偿，以解决超声回波信号因传播衰减而时变的问题。该设计适用于心腔内超声探头等应用，提升了信号质量并减少了电缆数量。

提出了一种采用共模复制技术的仪表放大器，实现了130dB CMRR。该技术同时提升固有CMRR和输入共模阻抗，有效抑制源阻抗不平衡导致的CMRR退化，适用于高阻抗传感器前端。

该论文提出了一种采用电容退化技术和非线性斜率因子补偿的动态放大器，用于流水线ADC中的残差放大器，在41µW超低功耗下实现了16MS/s采样率和99.2dB SFDR的高线性度，解决了传统闭环放大器功耗高的问题。

该论文提出了一种24-30GHz瓦级宽带线性Doherty功率放大器，采用多初级分布式有源变压器功率合成技术，解决了5G毫米波用户设备中因天线阵列数量受限而需要高输出功率的问题。

该论文提出了一种基于可重构串/并联正交耦合器的Doherty功率放大器，采用CMOS SOI工艺。通过根据天线VSWR重新配置主/辅助PA的权重和自适应偏置，实现了对负载变化的鲁棒线性度和回退效率优化。

该论文提出了一种28GHz的电流模逆包络发射机，利用逆包络架构有效提升了毫米波功率放大器在功率回退时的效率。实验结果显示在饱和功率和6dB回退下分别达到40%和31%的PA效率，并支持15Gbps的数据传输速率，解决了5G及未来通信中高PAPR信号对线性度与效率的严苛要求。

该论文提出了一种采用线性单电源Class G技术的数字极性功率放大器，通过多模式和多效率峰值设计，解决了高PAPR信号下功率回退时效率严重下降的问题，实现了瓦特级输出功率和良好的回退效率。

该论文提出了一种15位正交数字功率放大器，采用基于变压器的复数域功率效率增强技术。解决了传统数字功率放大器在效率与分辨率之间的折衷问题，实现了高分辨率与高效率的融合。

该论文提出一种瞬时宽带超紧凑高线性功率放大器，采用补偿分布式巴伦输出网络，以实现5G毫米波频段（如n257、n258、n260）的多频段覆盖。解决了传统PA在宽带、高线性与紧凑尺寸之间的折衷问题。

本文提出了一款基于16nm FinFET CMOS工艺的D波段功率放大器，采用双路功率合成技术实现了紧凑设计。该放大器解决了从平面28nm CMOS向FinFET技术过渡带来的毫米波设计挑战，在110-170GHz频段实现了15dBm饱和输出功率和12.8%的峰值功率附加效率。

该论文提出了一种W波段功率放大器，采用分布式共源GaN HEMT结构和4路Wilkinson-Lange合路器，实现了6W输出功率，解决了传统并联晶体管在金属互连方面的限制问题。

本文提出了一种全数字、可综合、分布式且可扩展的低压差稳压器（LDO），采用10nm CMOS工艺实现。该设计无需定制通信或模拟电压传感器，通过分散的LDO单元共享供电网络，改善了本地IR压降和瞬态响应。

该论文提出了一种无输出电容的可综合数字低压差线性稳压器（LDO），通过CMP触发振荡器和droop检测器实现快速瞬态响应。解决了传统模拟LDO难以集成、需要外部电容的问题，在SoC中提供高能效的电源管理。

该论文提出了一种基于边缘追逐量化器的数字LDO，在65nm工艺中实现了4.58ps的FoM和抗侧信道攻击特性。通过新型量化器设计解决了传统同步DLDO响应慢和功耗大的问题，同时增强了安全性。

该论文提出了一种基于压缩感知的可扩展20GHz片上电源噪声分析器，解决了传统外部测量受封装影响以及片上测量带宽、精度和测量时间难以兼顾的问题。通过压缩感知技术实现了高带宽、高频率分辨率的噪声测量。

提出一种在22nm FinFET工艺中实现的自校准分数-N MDLL，工作频率为1.2-3.8GHz，核心面积仅0.0052mm²。通过2位时间周期比较器实现自校准，并采用DTC增益校正环路补偿误差，结合三态反相器多路选择器和开关电容阵列实现粗调和细调延迟。

该论文提出了一种时间借用快速Mux-D扫描触发器，并集成了片上时序、功率和VMIN表征电路，旨在解决高性能微处理器中因工艺变化和时钟偏移导致的异常最大延迟路径问题。采用10nm CMOS工艺实现。

该论文提出了一种面向近阈值电压（NTV）工作的网络片上系统（NoC），通过引入亚稳态错误检测与纠正技术来解决多电压/频率域下因电压大幅降低导致的时序鲁棒性问题。设计了适用于超低功耗SoC的NoC架构，实现了高速且能量高效的片上通信。

该论文提出了一种可重构瞬态电流模式全局互连电路，在10nm CMOS工艺中实现，用于高性能处理器。它解决了高电压下RC互连延迟不随逻辑门延迟按比例改善的问题，提高了互连吞吐量和能效。

该论文提出了一种用于个性化脑植入设备的神经形态无乘法器位串行权重存储器优化的1024树脑状态分类器与神经调节SoC，旨在实现高能效的脑状态实时分类以优化神经调控时机，解决癫痫发作前精准干预的问题。

该论文提出了一种用于癫痫患者的闭环神经调节芯片组，通过2级分类架构和斩波稳定电容耦合放大器，实现了1.5Vpp共模干扰容限、35dB刺激伪影抑制（0.5ms内）和97.8%灵敏度，解决了传感电路中的共模干扰、刺激伪影、电极失调和1/f噪声等非理想因素。

提出了一种对细胞电容不敏感的CMOS采样保持计时电流传感器，用于实时测量小分子。通过可调的满量程、积分电容和镜像比，将动态范围扩展了近40dB。

本文提出了一款利用人体热能自供电的心跳检测系统级芯片（SoC），功耗仅20µW，可实现自维持的穿戴式医疗设备，解决了电池供电设备在长期连续监测中的续航问题。

该论文提出了一种用于闭环神经记录的连续时间ΔΣ调制器，采用Gm输入结构，实现了300mVpp的线性输入范围，能够处理DC电极偏移和大刺激伪影。在6.5µW功耗下达到10kHz带宽和80.4dB SNDR，避免了传统AC耦合LNA所需的大电容和面积开销。

本文提出一种用于植入式神经假体的无线供电读出IC，功耗仅为280µW，动态范围达到108dB。通过采用双输出稳压整流器实现无线电容供电，解决了植入设备长期供电与高精度信号读出的难题。

该论文提出了一种三模态无线植入式神经接口系统芯片，集成了电刺激、神经记录和光遗传学调制功能，旨在实现闭环神经调控，提高治疗效果并降低功耗。

该论文提出了一款尺寸仅为0.19×0.17mm²的无线神经记录芯片，用于运动预测。它采用近红外（NIR）技术实现无线供电和数据传输，解决了传统植入式系统有线连接带来的组织损伤和感染风险。

该论文提出了一款65nm能量采集超低功耗SoC，集成256kB Cortex-M0微控制器，实现了89.1µW的连续机器健康监测无线传感。通过集成超级电容管理和多种振动能量采集模态，解决了工业设备长期免电池无线监测的功耗与能量供给难题。

该论文提出了一款基于ARM Cortex-M33的性能调节型超低功耗MCU，支持0.8-38MHz动态电压频率调整（DVFS）和SIMD指令，睡眠功耗仅为10nW，主要解决了电池供电传感器节点在长时间休眠时的超低功耗需求。

该论文在65nm CMOS工艺中实现了一个AES-256加密引擎，通过电流域签名衰减技术（超过350倍）有效抑制了与密钥相关的电磁和功耗泄漏，显著提高了对侧信道攻击的抵御能力。

本文提出了一种在28nm FDSOI工艺上实现的高可靠性物理不可克隆函数（PUF），满足AEC-Q100 Grade 1和ISO26262 ASI汽车级标准。通过结合多种投票机制和纠错技术，解决了PUF响应稳定性问题，适用于安全密钥生成。

本文提出了一种幅度调制多频激励方法，用于电容式触摸芯片组，有效减少多TX电极同时激励时的电荷溢出问题，实现了33.9dB的电荷溢出降低，同时保持高帧率和信噪比。

提出一种51dB SNR、120Hz扫描率的32×18分段VCOM LCD内嵌触摸显示驱动IC（TDDI），采用96通道紧凑分流传感技术，解决了触摸与显示集成中的信噪比和扫描速度问题。

该论文提出了一种12英寸CMOS X射线探测器，实现了5.2M像素和88.4dB动态范围。采用16位列并行连续时间ΔΣ ADC替代传统PGA+ADC架构，避免了PGA的高功耗和大面积问题，且无需多次X射线曝光，从而在保持高分辨率的同时实现了宽动态范围。

该论文提出了一种CMOS多模态像素内电化学和阻抗细胞传感阵列，用于大规模平行合成生物学应用。通过每个像素内的双工作电极结构，实现了高空间分辨率的阻抗传感，并集成了片上时钟发生器以产生正交信号。

本文实现了一款0.42THz、9.2dBm的64像素源阵列SoC，采用空间调制多样性技术用于计算太赫兹成像。该芯片通过集成多像素源阵列和计算成像算法克服了传统太赫兹成像系统的信噪比限制，并实现了快速成像。

该论文提出了一种工作在0.59THz的波束可调相干辐射器阵列，采用40nm CMOS工艺实现了1mW的辐射功率和24.1dBm的等效全向辐射功率（EIRP），解决了硅基技术在太赫兹频段输出功率不足的问题，为低成本、高集成度的太赫兹成像系统提供了可行的信号源方案。

本文提出一种基于开关电容时钟升压技术的非磁性0.18µm SOI环形器，实现了多瓦功率处理能力。通过三项创新，解决了集成环形器在功率处理、插入损耗和面积上的瓶颈。

该论文提出了一种基于N路径负跨阻的高性能隔离器和陷波滤波器，解决了传统有源负阻电路在损耗补偿时易振荡、噪声和线性度差的问题。通过线性周期时变电路实现了高Q值可调带通/带阻滤波。

该论文提出了一种基于亚太赫兹CMOS的分子时钟，利用高阶旋转跃迁探测和槽阵列技术，实现了43ppt的长期稳定性，解决了传统晶振/MEMS振荡器长期老化与温度敏感性问题，适用于5G基站等高精度时间同步场景。

本文提出了一种工作在660-676GHz的4×2振荡器辐射阵列，利用内禀频率滤波反馈技术增强谐波功率，解决了CMOS工艺在500GHz以上太赫兹频段功率生成困难的问题。

该论文提出了一种490GHz、32mW的全集成CMOS接收机，采用双锁定频率锁定环（FLL）来稳定本地振荡器，解决了太赫兹接收机中自由振荡器相位噪声差导致信噪比下降的问题。

本文提出了一种基于260GHz太赫兹频段的无封装加密识别标签（THzID），采用背向散射和波束控制技术实现定向安全通信，面积仅1.6mm²。旨在解决小型化、低成本标签的识别问题及隐私保护问题。

本文提出了一种4×4分布式多层振荡器网络，用于谐波注入和太赫兹波束成形。该网络通过空间功率合成解决了单个太赫兹源输出功率不足的问题，与传统的中央LO分布方案相比，降低了功耗并改善了PVT变化下的相位匹配。

该论文提出了一种集成BAW振荡器，能够在温度、封装应力和老化条件下实现±30ppm以内的频率稳定性，适用于高产量制造。它解决了传统石英晶体振荡器在尺寸、成本和集成度方面的局限性，为物联网无线传感器节点提供了小型化、低功耗的替代方案。

该论文提出了一种基于电阻的温度传感器，采用65nm CMOS工艺，实现了0.0088mm²的极小面积和92fJ·K²的卓越能效品质因数。解决了电阻型温度传感器在面积与分辨率之间的权衡问题。

本文提出一种0.51nW、32kHz的晶体振荡器，采用高能量噪声比脉冲注入技术，实现了2ppb的艾伦方差底限。解决了超低功耗晶振中功耗与相位噪声性能的权衡问题。

本文提出一种16MHz CMOS RC频率参考，通过数字线性温度补偿在-45°C至85°C范围内实现±400ppm的精度，旨在替代传统的石英晶体振荡器以降低系统成本和功耗。该设计在标准CMOS工艺中集成了RC时间常数，功耗低于1mW，适用于USB 2.0等有线通信标准。

本文提出一种34µW功耗、32MHz频率的RC振荡器，采用脉冲密度调制技术，在-40°C至85°C范围内实现±530ppm的精度和80ppm/V的电源灵敏度。该设计解决了传统RC振荡器对温度和电源电压敏感的问题，实现了低功耗与高稳定性的结合。

提出了一种基于电阻的CMOS温度传感器，采用惠斯通电桥和连续时间ΔΣ调制器读出，通过嵌入return-to-CM DAC和尾电阻线性化OTA，实现了10fJ∙K2的能效指标和0.4°C（3σ）的高精度，覆盖-55°C到125°C的宽温度范围。

本文提出了一种基于BJT的温度-数字转换器，实现了0.65mK的分辨率和190fJ·K2的能效品质因数，解决了高稳定性MEMS振荡器在热动态环境中的温度补偿问题。

该论文提出了一种基于GaN的单片集成参考电压设计，实现了-50°C至200°C宽温度范围内23.6ppm/°C的低温度系数，解决了传统CMOS参考电压在高温汽车电子应用中性能退化的问题。

该论文提出了一种在9.6GHz X波段工作的温度鲁棒型唤醒接收机，功耗仅27.6nW，灵敏度达-65dBm，解决了超低功耗物联网节点在宽温度范围内可靠通信的难题。

该论文提出了一款集成NB-IoT和GNSS功能的单芯片系统（SoC），集成了RF收发器、23dBm CMOS功率放大器、电源管理单元和时钟管理模块，旨在实现低功耗、低成本的物联网解决方案。

本文提出一种无SAW滤波器的NB-IoT射频收发器，采用混合极性发射机和片上升关功率放大器，支持功率等级3的多音传输。解决了高集成度、低功耗、低成本且与LTE系统相同发射功率的需求。

该论文提出了一种低功耗多标准接收机前端，通过模拟有限脉冲响应（AFIR）滤波器实现陡峭的通道选择，解决了传统低功耗接收机干扰抑制能力不足的问题。该接收机兼容BLE/BT5.0/IEEE 802.15.4标准，在370µW功耗下实现了5.5dB噪声系数和>63dB的邻道抑制（>2信道偏移）。

本文提出一款工作电压低至0.5V的BLE收发器，接收功耗仅1.9mW，实现了-96.4dBm的灵敏度和4.1dB的1MHz邻道抑制，解决了物联网节点需要超低电压供电并保持高性能通信的问题。

本文提出了一种无晶振的BLE发射器，通过从GFSK信号中恢复时钟，省去了外部晶振。同时集成了跳频反向通道唤醒接收机（WRX），实现了-86dBm的高灵敏度，并利用APU校准PLL以消除GFSK调制影响。

该论文提出了一款用于可吞服医疗药丸的无晶振MICS频段收发器，尺寸为3.5mm×3.8mm，能够覆盖±160ppm的载波频率偏移和4.8的电压驻波比(VSWR)天线阻抗，解决了在胃肠道内恶劣环境下可靠无线通信的挑战。

该论文提出了一种基于混合信号振荡器的神经SLAM加速器，用于边缘机器人中的超低功耗同时定位与地图构建（SLAM）问题。通过创新的电路设计，实现了8.79 TOPS/W的能效和23.82 mW的功耗，显著降低了边缘机器人的能耗。

该论文提出了一种基于数字计算内存（Compute-In-Memory）自旋算子的可扩展退火处理器CIM-Spin，用于解决组合优化问题。通过利用Ising模型的收敛特性和量子隧穿效应，实现了在0.5V至1.2V宽电压范围内的有效退火计算。

该论文提出了一种计算自适应的弹性时钟链技术，用于2D处理元件阵列加速器。通过动态调整时钟链长度，利用计算过程中的时序裕量，提升性能或能效，解决了传统固定时钟周期浪费时序裕量的问题。

该论文提出了一种13.56MHz电流模式无线功率和数据接收器，针对低耦合系数条件下植入式设备等应用，通过高效功率提取控制器和能量移位键调制，同时实现功率接收与数据传输。

本文提出了一种自调谐相移同步电荷提取（SECE）压电能量收集IC，实现了30nW的超低功耗最大功率点跟踪（MPPT），将能量带宽提升了446%，解决了传统压电能量收集器因谐振频率偏移导致能量提取效率低下的问题。

该论文提出了一种电磁机械能量收集集成电路，无需片外元件，并采用单开关周期最大功率点跟踪（MPPT）技术，显著提升了从亚g振动环境中提取电能的效率，适用于工业环境中的自供电传感器节点。

本文提出了一种基于环形放大器的低压差稳压器（LDO），通过副本电路增强电源抑制比（PSR），解决了数字LDO输出纹波大、PSR差以及依赖时钟频率的问题。该LDO在0.4-1.2V输入电压范围内实现了0.0057mm²的芯片面积和55fs的瞬态FoM。

本文提出了一种可扩展且PCB友好的菊花链方法，用于并行化LDO稳压器，解决了直接并联LDO时因器件差异导致电流不均衡和热失控的问题，实现了2.613%的电流共享精度。

该论文提出了一种基于CMOS-RRAM的神经形态核心，通过动态可重构数据流和原位可转置权重，实现了灵活的数据流和权重访问模式，解决了传统存算一体设计在支持概率图模型和循环神经网络等复杂模型时的灵活性不足问题。

本文实现了一款基于模拟ReRAM的存内计算芯片，通过全并行MAC计算单元和低压低功耗ADC设计，达到了78.4TOPS/W的能效，解决了传统架构的存储墙问题。

本文提出了一种基于Via-Switch的新型FPGA架构，在65nm CMOS工艺中实现，并针对AI应用进行了架构扩展，旨在解决传统FPGA在AI推理和训练中的效率问题。

该论文提出了一款64×64像素的植入式实时单带电粒子辐射探测器，用于癌症治疗中的质子束监测。通过检测单个带电粒子，实现了对布拉格峰位置的精确追踪，从而优化辐射剂量分布并保护周围健康组织。

该论文提出了一款1225通道的局部温度调节神经形态视网膜假体SoC，通过集成神经形态图像处理器和温度调节功能，解决了传统视网膜假体通道数受限、带宽瓶颈和高电源电压功耗问题。

本文设计了一款体积仅8.2mm³的植入式神经刺激器，利用磁电耦合实现无线能量传输和数据通信，解决了传统RF供电在微型植入物中尺寸与效率的难题。

该论文提出了一种完全植入式、无线、无电池的超声供能与通信的深部组织氧传感器系统，用于连续监测区域组织氧合，解决了现有技术需要有线连接或电池导致体积大、不适合长期植入的问题。

本文提出了一款用于全身区域功率可持续性的双模式升降压转换器(DM-BBC)芯片，能够同时支持人体耦合功率传输和环境能量收集。该芯片通过最大功率点跟踪(MPPT)自适应地处理宽范围的阻抗变化（10-50kΩ和150-300kΩ），解决了不同模式下最优阻抗差异大的问题。

本文提出了一种基于人体通信（BCC）的无线并发记录/传输同心电极（EEG Dust），解决了传统有线多通道EEG环境干扰大、不便穿戴的问题，实现了低功耗无线EEG监测。

本文提出了一款用于5G NR基站的39GHz频段CMOS 16通道相控阵收发器IC及其伴生双流中频收发器IC。该芯片旨在满足毫米波5G通信对高数据速率和低延迟的需求，提供了高性能、低成本的射频解决方案。

该论文提出了一种E波段高线性天线-LNA前端，通过多馈电片上天线噪声抵消技术，实现了4.8dB的噪声系数和2.2dBm的IIP3，解决了传统前端设计中天线与电路分离导致的性能瓶颈。

该论文提出了一种28GHz四单元MIMO波束空间阵列，采用65nm CMOS工艺，通过单线频域复用实现同时空间滤波，解决了多波束/MIMO阵列中面积大和信号路由复杂的问题。

该论文提出了一种60GHz 2×2单元相控阵接收机，通过极化MIMO和空间干扰抑制技术实现了64Gb/s的数据速率和1.4pJ/b/单元的能效，解决了现有60GHz相控阵吞吐量受限且缺乏空间干扰容忍能力的问题。

该论文提出了一种基于时空调制的71-76GHz毫米波发射阵列，用于实现物理层安全的定向无线链路。通过在发射阵列中引入时空调制，在不依赖加密密钥的情况下利用信道物理特性保障通信机密性，解决了传统加密方法在5G毫米波能量受限场景下不可扩展的问题。

该论文提出了一种单天线W波段FMCW雷达前端，通过自适应泄漏消除技术解决了发射机到接收机隔离度不足的问题，适用于便携式消费应用。

该论文提出了一种在65nm CMOS工艺中实现的太赫兹FMCW梳状雷达，通过创新的梳状架构将信号带宽扩展至100GHz，解决了传统CMOS太赫兹雷达带宽受限的问题，适用于高精度工业机器人和小缺陷检测等场景。

本文提出了一款面向汽车激光雷达的SoC，采用40通道的电压/时间双数据转换器架构（面积仅0.0036mm²），在70klux强环境光下实现了225m测距和10fps帧率，解决了自动驾驶中小物体远距离早期检测的难题。

本文提出了一款1280×720背照式堆叠时间对比度事件视觉传感器，像素尺寸4.86μm，支持1.066GEPS读出和可编程事件率控制，解决了传统帧式传感器在高速场景下数据冗余和延迟高的问题。

提出了一款1200×900分辨率、6μm像素间距、450fps帧率的Geiger模式垂直雪崩光电二极管CMOS图像传感器，用于实现250m距离的飞行时间测距系统。解决了现有SPAD传感器在长距离、高分辨率和高帧率下难以兼顾的难题。

本文提出了一种基于Ge-on-Si平台的间接飞行时间图像传感器，工作波长可达1400nm，调制频率500MHz，解决了长波长下响应度低和调制速度慢的问题。

该论文提出了一种动态伪4抽头CMOS飞行时间图像传感器，通过创新的像素架构和时序控制，有效抑制了运动伪影并实现了背景光消除，从而提高了深度测量的准确性。

该论文提出了一种背照式电压域全局快门图像传感器，采用2.3μm像素，实现了2.1e-的时域噪声和-105dB的寄生光灵敏度，解决了全局快门图像传感器在低噪声和高寄生光抑制方面的挑战。

该论文介绍了一款1/2.65英寸、44M像素的CMOS图像传感器，采用0.7µm像素单元，并使用了先进的全深度深沟槽隔离技术。该传感器旨在满足智能手机摄像头对高像素数和小像素尺寸的需求，解决了在小像素下保持图像质量的问题。

该论文提出了一种单次曝光动态范围达132dB的CMOS图像传感器，并具备高温度耐受性，适用于监控和汽车领域。通过创新像素结构和读出电路，解决了传统多曝光方法在动态范围和温度稳定性上的不足。

本文提出了一种参考共享的像素内差分放大器结构，用于实现1.45µm像素间距的CMOS图像传感器，在8.3Mpixel分辨率下以35fps帧率工作，读出噪声仅为0.50e-rms。解决了传统高增益前端需要额外像素内晶体管导致像素尺寸难以缩小的问题。

该论文提出了一种0.8V多模式视觉传感器，采用乒乓PWM像素架构，实现了低功耗实时运动检测和显著性检测，解决了传统视觉传感器在连续监测中的能效瓶颈。

本文提出了一种112Gb/s PAM-4长距离有线收发器，采用36路时间交织SAR-ADC和基于反相器的接收模拟前端，解决了数据中心和通信应用中高速长距离传输的挑战。

该论文提出了一款基于DSP的112Gb/s PAM-4收发机，采用7nm FinFET工艺，功耗仅460mW，具备38dB的损耗补偿能力，旨在满足下一代数据中心51.2Tb/s交换机的需求。

本文提出了一种基于DSP-DAC架构的10至112Gb/s高速发射机，采用7nm FinFET工艺，实现了1.2Vppd的输出摆幅，旨在满足下一代数据中心对超高带宽数据通信的需求。

该论文提出了一款采用10nm FinFET工艺的56Gb/s PAM-4有线收发器，通过基于MM-CDR的ADC时序偏移控制技术解决了高速ADC采样时钟偏差问题，并实现了7.7mW/Gb/s的低功耗设计。

该论文提出了一种基于机器学习启发的随机鉴频鉴相技术的参考less时钟数据恢复电路，实现了6.4至32Gb/s的宽范围操作和0.96pJ/b的低功耗，解决了传统频率检测技术中捕获范围、锁定时间和功耗之间的性能权衡问题。

本文针对高性能系统中多芯片封装间的单端链路提出了一种参考噪声补偿方案，解决了参考电压噪声引起的信号完整性下降问题，从而实现了可靠的高速数据传输。

该论文针对硅中介层上HBM的高密度通道间串扰问题，提出了一种结合前馈均衡（FFE）的串扰消除方案，并采用3D交错通道布局，实现了8Gb/s/µm的高吞吐量。该方案有效提升了通道密度而不显著增加功耗。

该论文提出了一种采用7位DAC和8抽头FFE的100Gb/s NRZ发射机，在40nm CMOS工艺中实现，解决了超短距离互连中高输出摆幅和更好信噪比的需求。通过DAC架构实现高分辨率FFE系数，最终输出眼图幅度达73mV。

该论文提出了一款用于5G智能手机的双核深度学习加速器，采用7nm工艺，实现了3.4至13.3 TOPS/W的能效和3.6 TOPS的性能，旨在满足多种AI应用对实时性和能效的严苛要求。

该论文提出了一款在12nm工艺下实现的可编程卷积高效神经处理单元芯片，峰值性能达到825TOPS，旨在解决数据中心中卷积神经网络的高效计算需求。通过优化卷积运算的硬件架构和可编程性，实现了高吞吐量和能效比。

该论文提出了一款名为STATICA的全数字退火处理器，集成了512个自旋和0.25M权重，采用近内存全自旋同时更新架构，旨在解决组合优化问题中的计算瓶颈。通过近似分段线性函数替代查找表，实现了轻量级自旋更新单元，提升了能效和速度。

该论文提出了一种名为GANPU的多DNN训练处理器，用于生成对抗网络（GAN）的训练，通过推测性双稀疏性开发实现了135TFLOPS/W的高能效。它解决了GAN训练中计算密集和内存访问频繁的问题，显著提升了移动设备上GAN应用的性能。

Lakefield处理器采用Foveros 3D堆叠技术，将10nm和22FFL工艺的芯片异构集成在12×12mm2、1mm厚的封装中，实现了小型化移动计算平台。解决了高性能与小型化之间的矛盾。

本文提出了一款基于7nm工艺的自适应计算加速平台处理器，旨在解决通用计算平台（如CPU、GPU）在摩尔定律放缓背景下的功耗效率问题。该处理器通过可重构异构计算架构，为边缘应用（如自动驾驶、机器人）和数据中心工作负载提供灵活的高带宽I/O与匹配的计算存储能力。

本文介绍了ARM Neoverse N1 CPU，采用7nm FinFET工艺，主频3GHz，针对基础设施应用优化。该CPU基于ARM v8.2架构，相比前代Cortex-A72提升了性能和计算密度，旨在支持从IoT网关到数据中心服务器的可扩展计算平台。

该论文介绍了AMD基于7nm工艺的Radeon RX 5700系列GPU，首次采用RDNA架构，实现性能/时钟较上一代提升1.25倍。通过集成256位GDDR6内存接口（448GB/s带宽）、PCIe Gen4和先进功耗管理，解决了高性能与能效平衡的问题。

该论文提出了一种用于音频应用的高能效连续时间ΔΣ调制器，通过在第一积分器中使用斩波负电阻和三电平FIR DAC，实现了134µW功耗、24kHz带宽和103.5dB动态范围，解决了传统CTDSM在低功耗下线性度和能效不足的问题。

该论文提出了一种具有4倍无源增益和二阶失配误差整形的噪声整形逐次逼近寄存器（SAR）模数转换器（ADC），解决了无源环路滤波器无法提供增益导致的噪声抑制有限问题，实现了40kHz带宽、90dB SNDR的高分辨率。

该论文提出了一种4阶级联噪声整形SAR ADC，通过级联结构实现高阶噪声整形，无需复杂有源电路，解决了传统Sigma-Delta ADC依赖运放导致的工艺缩放困难和能效问题。该ADC在100kHz带宽内实现了88dB的SNDR，适用于音频和传感器等亚MHz带宽应用。

本文提出一种13.5位有效位数的二阶噪声整形SAR ADC，采用PVT鲁棒的闭环动态放大器实现残差积分，兼顾了传统闭环OTA的鲁棒性和动态放大器的能效优势。该设计在低功耗下实现了高分辨率，并解决了PVT变化下性能退化的难题。

本文提出了一种部分交织SAR辅助噪声整形流水线ADC，通过背景级间偏移校准技术，在2.56mW功耗下实现了40MHz带宽和75dB SNDR，解决了现有NS-SAR混合架构在带宽和分辨率之间的权衡问题。

该论文提出了一种应用于连续时间2-2 MASH ΔΣ ADC的背景多速率LMS校准电路，旨在解决实际产品中ADC因输入过大和PVT变化导致的稳定性问题，并实现了15MHz带宽和74dB动态范围。

本文提出了一款车规级4通道ΔΣ ADC，用于汽车娱乐系统的低成本可重构音频接口。该ADC支持多种音频采样率，在性能、面积、功耗和外部元件数量上具有竞争力，解决了多标准音频接口需求增加带来的成本压力问题。

10nm级CMOS工艺下1.1V 6.4Gb/s/pin 16Gb DDR5 SDRAM，性能与功耗优于DDR4。

提出一种基于时间域的全数字CNN引擎，采用双向存储器延迟线实现高效卷积运算。

14nm CMOS FinFET技术实现的128Gb/s PAM-4发射机，具有可重构3抽头FFE和高效能设计。

一款具有133-Tb容量、4位元存储单元的3D闪存，采用96层字线技术，实现8.5 Gb/mm²的高密度存储。

14nm FinFET工艺下，实现56Gb/s速率、161mW功耗的DMT接收器数据路径。

一款面向ADAS应用的高性能低功耗异构SoC，集成DNN加速器和ISP，具备高可靠性设计。

一款基于ADC-DAC的7nm FinFET技术收发器，支持3.5-56 Gb/s PAM-4，功耗仅243mW。

一款28纳米汽车闪存微控制器，支持虚拟化辅助处理器，满足下一代汽车架构需求。

提出一种28纳米混合内存计算SRAM，支持多种位宽和运算类型，适用于物联网处理器。

开发了首个基于内存计算方法的2×30k自旋多芯片CMOS退火处理器，用于解决大规模组合优化问题。

提出一种65nm混合数字模拟信号计算平台，支持群机器人算法，能效随数据路径分辨率可调。

提出一种65nm工艺的神经形态图像分类处理器，实现高效能训练。

本文介绍了一种采用1xnm DRAM工艺的8Gb LPDDR5 SDRAM，通过多种高速和低功耗技术实现7.5 Gb/s/pin的带宽。

提出一种65nm CMOS技术的可重构物理不可克隆函数设计，具有高稳定性和低能耗。

通过动态电压调节和自适应体偏置技术实现物联网处理器能量最优运行

提出一种基于双8T SRAM的存内计算单元宏，用于多比特CNN边缘AI处理，提升能效和带宽。

提出基于1Mb ReRAM的内存计算宏，支持多比特输入和权重，实现高效MAC操作。

提出一种32Gb/s序列编码多电平信号传输技术，通过自收敛简化网格结构实现高效能PAM-4/PAM-5调制。

本文介绍了一种基于硅纳米线的单片光数字转换器，具有低噪声和高动态范围。

提出一种低静态电流、低电压工作的LDO稳压器，适用于低功耗应用。

提出一种SAR辅助噪声整形流水线ADC，突破现有SAR ADC的速度瓶颈。

提出一种用于植入式传感器的超低功耗ECG放大器，采用AC耦合OTA堆叠技术提升噪声和功率效率。

一款用于癫痫发作控制的19mW SVM处理器，支持片上主动学习

提出基于动态粗粒度可重构阵列的基带处理器，支持大规模MIMO检测的高灵活性和可扩展性。

一款32-Gbps同步双向收发器，采用新型电压模式驱动器和自适应回声消除系统，实现低功耗高效数据传输。

本文提出了一种用于移动认证与位置验证的脉冲收发器架构，采用飞行时间测量方法抵御中继攻击。

提出一种双环路噪声耦合辅助的连续时间坚固多级噪声整形调制器，无需多位数模转换器线性化技术。

提出一种基于带内相位调制的扩频时钟发生器，实现低抖动和宽调制范围。

一种基于BJT的温度数字转换器，通过加热辅助电压校准实现高精度。

一款无电池、无引脚、无晶振的116微米微型近场无线电芯片，采用双音技术提升上行信号质量。

65nm CMOS工艺的76-81GHz FMCW雷达收发器，支持MIMO处理与可重构调频波形。

一款采用65nm CMOS工艺的170GHz基频发射器，实现直接RF-8PSK调制，传输速率达15Gb/s。

一种采用动态放大器速度增强技术的离散时间音频ΔΣ调制器

提出一种可重构频谱压缩接收器，用于非连续载波聚合，支持快速信道切换。

提出一种基于VCO的第二阶连续时间ΔΣ ADC，采用改进DPLL结构，实现高效能转换。

一种温度稳定的12位1GS/s SAR辅助流水线ADC，SNDR超过60dB。

提出一种用于物联网无线网络的事件驱动准电平交叉Δ调制器ADC，具有自适应分辨率。

提出一种结合线性和单光子雪崩二极管操作的全集成光学传感器阵列，具有宽线性动态范围。

一种自主调节供电电压以实现最小总能耗的架构，适用于近阈值和亚阈值电压操作。

通过数字低压差稳压器增强加密引擎的功耗和电磁侧信道分析抗性。

通过基带电流反馈提升发射混频器线性度的设计

STICKER是一款高效能卷积神经网络处理器，通过充分利用稀疏性提升能效。

IEEE JSSC期刊论文涵盖了多种CMOS技术应用，包括雷达收发器、无电池射频芯片、可重构接收器等。

提出一种基于VCO的传感器读出电路，采用混合PLL-ΣΔ调制结构，实现高能效和小面积。

一种适用于1-10MHz频率范围的双环自适应延迟补偿CMOS有源整流器，用于生物医学植入物的电容无线能量传输。

提出一种参考电压纹波消除技术，用于高速SAR ADC，通过反向耦合路径抵消纹波影响。

本文展示了一种基于ADC的接收器，支持NRZ/PAM4调制，集成了IIR均衡器，采用65nm CMOS工艺，能效为2.43-pJ/b。

一款14GHz Bang-Bang数字PLL，集成抖动低于150fs，用于高速有线通信。

提出一种16GS/s、122mW的七/八路分割时间交织SAR ADC，实现54.2dB SNDR。

一种基于漏电流的数字温度传感器，具有低电源敏感性和小面积特性。

提出一种低功耗近场介电体积描记心率传感器，采用18GHz边缘电场检测心率信号。

65nm CMOS工艺下实现230GHz高功率宽带耦合驻波VCO，最大输出功率3.4dBm。

提出一种双向零延迟自适应时钟电路，用于28nm宽范围AVFS系统，显著降低功耗并减少吞吐量损失。

本文提出了一种采用CMOS工艺的12V混合电流和电压模式三路数字Doherty功率放大器，具有内置大信号相位非线性补偿功能。

提出一种基于动态高阻抗电荷泵的LDO，具有数字LDO特性，响应速度快且功耗低。

提出一种时空平均技术，显著降低分数N锁相环的量化噪声

提出一种高效技术，实现高线性VCO基1-1 MASH ΔΣ ADC，无需OTA和功耗大的线性化方法。

提出一种基于环形振荡器的低噪声频率合成器，通过多相生成和组合技术降低抖动积累引起的相位噪声。

基于接触形成概率的物理不可克隆函数(PUF)，具有极低误码率和高可靠性。

本文提出一种对称改进多级梯形转换器，可直接从锂离子电池电压转换为SoC兼容电压，使用低压MOSFET，效率高达90%。

提出一种三电平升压转换器，采用自动电容补偿脉冲频率调制控制器，实现高效电压转换。

首款单片集成CMOS可穿戴实时辐射剂量计，具有高灵敏度和低功耗特性。

提出一种28nm CMOS工艺下宽范围、抗环境变化的物理不可克隆函数(PUF)，通过延迟单元拓扑和在线校准系统显著提升稳定性。

提出一种无需均衡器的ISI弹性Dicode编码方案，用于低带宽有线通信。

一种采用两级架构的低噪声毫米波频率合成器，具有鲁棒锁定参考采样技术。

提出一种高灵敏度与选择性的微波-光学双模态生物分子传感器

分布式LDO微调节器网络实现亚微秒级动态电压频率调节和IR降补偿

IEEE JSSC期刊论文勘误，更正作者Hanh-Phuc Le的职位信息。

提出一种基于机器学习的抗侧信道攻击方法，通过优化汉明距离概率保护加密电路。

OPTIMO是一款65纳米工艺的16位可编程空间阵列处理器，用于分布式优化问题求解。

采用10nm FinFET工艺实现的112Gb/s PAM4 ADC基SERDES接收器，支持长距离通信。

基于多芯片模块的可扩展DNN加速器，实现高效能推理

一种采用CNRZ-5信号的高能效超短距离收发器，具有低敏感性和高抗噪性。

本文提出了一种抗侧信道攻击的AES-128硬件加速器，采用随机字节顺序洗牌和线性掩码技术，显著提升了安全性。

介绍了一种640×640全动态CMOS图像传感器，适用于常开操作。

一款6.78MHz单级无线充电器，采用CC-CV充电技术，实现高效低成本充电。

采用7nm工艺和CoWoS技术的双芯片组八核处理器，实现4GHz高频操作和高速数据传输。

7nm FinFET CMOS PLL设计，采用跟踪保持电荷泵和自动环路增益控制，实现388fs抖动和-80dBc参考杂散。

一款40nm CMOS工艺的可重构稀疏矩阵乘法加速器，具有48个异构核心和可重构内存层次结构。

采用130nm CMOS工艺设计的2-D应力传感器，具有11位分辨率和66dB动态范围。

一种用于低功耗音频应用的连续时间缩放ADC

提出一种全集成亚太赫兹频率合成器，采用注入锁定倍频器和频率跟踪环路技术

45nm SOI CMOS工艺中采用激光转发相干收发器，显著降低激光功率需求并提升接收灵敏度。

提出一种二阶级间增益误差整形技术，显著降低流水线ADC中的量化泄漏误差。

智能隐形眼镜控制器IC，支持双模式无线遥测，低功耗设计。

介绍了一种基于时域AI的33GHz直接采样雷达系统，用于手势识别。

一款采用65nm BSI工艺的VGA间接飞行时间CMOS图像传感器，具有4-tap 7-µm全局快门像素。

一种基于事件驱动计算控制器的自适应数字LDO稳压器，具有快速瞬态响应。

一种采用动态浮动逆变器放大器的能效比较器设计，显著提升能效并降低噪声。

16nm FinFET工艺下设计的50Gb/s硅光子光学链路

提出一种基于GaN的单级双降压架构48V至1V直流转换器，采用自适应ON-OFF时间控制提升效率。

关于论文作者照片错误的更正声明

提出一种支持超宽功率范围的无电池依赖电源管理单元，实现从nW到mW的连续微控制器运行。

Liquid Silicon是一款非易失性全可编程存内计算处理器，结合了FPGA的灵活性和专用加速器的高效性。

提出一种直接射频到数字转换器，支持1024-APSK调制，适用于极坐标接收器。

IEEE JSSC期刊特刊论文合集，涵盖多种前沿芯片设计与传感器技术

一款65nm工艺的超低功耗语音唤醒SoC，支持关键词检测和说话人验证，功耗低至10.6μW。

本文介绍了一种高效能的增量型模数转换器（IADC），采用新颖的电容器缩放技术和扩展计数方案，实现了16位SNDR和17位动态范围。

采用22nm SOI-CMOS工艺实现的多级噪声匹配低噪声反馈放大器，最小噪声系数1.7dB，带宽22-32GHz。

提出一种用于5GNR FR2频段和回程通信的宽带正交数字发射机架构，通过合成阻抗变化补偿提高效率。

本文介绍了一种超宽带24.5-43.5 GHz CMOS接收前端，无需校准即可实现全频段图像抑制。

一种30GHz CMOS SOI外推功率放大器，采用电流模式组合实现高效率和低损耗。

本文提出了一种39GHz 64单元相控阵收发芯片组，用于5G NR，具有内置相位和幅度校准功能。

一款50Gb/s PAM4硅光发射器，采用数字辅助分布式驱动器和混合集成技术。

提出了一种具有高自干扰抑制能力的码域射频信号处理前端，采用积分-丢弃N路径滤波器和RF斩波开关技术。

提出一种基于耦合器的差分毫米波Doherty功率放大器，采用阻抗逆变和缩放巴伦结构实现高效负载调制。

提出一种利用新型电容堆叠技术的低功耗抗干扰混频器前端，实现13dB增益。

提出一种用于摩擦电能量收集的高压双输入降压转换器，实现52.9%的最大端到端效率。

提出一种基于谐振电压模式的无线充电接收器，采用延迟控制策略实现高效能量转换

首款全集成CMOS循环器，用于低温量子计算平台，具有宽带宽和低功耗特性。

一种用于植入式生物医学设备的无线能量与数据传输接收器，通过动态阻抗匹配和低调制深度解调技术实现高效能量转换。

集成于Wi-Fi收发器的802.11ba低功耗唤醒接收机，面积0.13mm²，功耗495µW。

一种采用连续时间沃尔什编码多路复用的16通道电容数字转换器

提出一种无OTA的二阶VCO连续时间ΔΣ调制器，利用VCO固有特性实现高效噪声整形。

提出了一种码域复用技术，用于毫米波MIMO系统中的共享IF-LO接口。

提出二阶无源混频优先接收器，提升信道选择性、线性度和噪声性能。

本文介绍了一种用于血管成像的高度集成导丝超声成像系统芯片。

IEEE JSSC期刊介绍投稿要求和流程，强调集成电路设计与实验验证。

提出一种2.4GHz毫米级节点间通信系统，解决载波频率同步难题。

提出一种支持多端口解耦和匹配的混频器优先MIMO接收机架构，实现动态阻抗调谐和宽带耦合响应。

45nm SOI CMOS工艺的多模式60GHz雷达发射器SoC，支持CW/FMCW、脉冲和PMCW波形。

提出基于传输门的短路径填充方法，减少时序误差检测与校正电路的面积开销。

采用130nm SiGe HBT工艺实现超低功耗200GHz放大器，功耗仅3.2mW。

提出一种超低功耗体内到体表通信的发射/接收对，采用注入锁定技术实现频率到幅度转换解调。

一种0.65V供电、12-16GHz调谐范围的亚采样锁相环，具有564fs抖动和低功耗特性

一款采用预采样量化技术的100MHz带宽CT调制器，实现72.6dB SNDR

本文提出了一种基于VCO的14位4-MS/s SAR ADC，利用比较器的亚稳态进行背景校准。

提出一种基于SRAM的低精度并行计算加速器，用于高效求解偏微分方程。

提出一种X波段笛卡尔误差反馈环发射机，通过额外参考路径改善线性度与噪声性能。

本文介绍了一种温度补偿的微型唤醒接收器，功耗仅为22.3 nW，工作在9 GHz频段，面积小且温度不敏感。

一款低功耗、小尺寸的60GHz CMOS收发器SoC，集成四天线封装，提供宽波束覆盖。

本文介绍了一种28 GHz高效线性功率放大器，结合Chireix和Doherty架构，无需预失真即可实现功率回退效率和线性化。

提出一种基于EE结构的高稳定SRAM PUF，采用2-D电源门控技术降低功耗并提高抗攻击能力。

一款5GS/s、1586mW功耗的被动采样时间交错三级流水线ADC，具有高精度和低功耗特性。

一款基于VCO的八通道时间交织ADC，在28nm CMOS工艺下实现5GS/s采样率和7.2位ENOB。

提出一种无需数字预失真或自适应即可校正静态和动态非线性的新型数字发射机架构。

提出一种超低功耗电容MEMS加速度计模拟前端芯片，采用前馈噪声消除技术降低噪声。

一种低功耗多模式CMOS视觉传感器，支持运动感知、对象分割和全成像三种操作模式。

提出一种采用PMOS和NMOS阵列的数字低压差稳压器，实现亚飞秒级速度指标。

提出一种采用有源混频器的亚采样锁相环，实现-256 dB的FoM。

本文提出了一种具有模拟比例和数字积分控制的多环数字LDO，优化了负载瞬态响应、电源抑制比和极限环振荡。

一种超低功耗极性重合反馈时间延迟数字转换器，用于声源定位

多频段毫米波阵列的天线预处理与单元模式整形技术研究

本文提出了一种适用于所有注入锁定振荡器(ILO)拓扑的完整频域模型。

XNOR-SRAM是一种支持二进制/三元深度神经网络的内存计算SRAM宏，能效达403 TOPS/W。

本文介绍了一种在体CMOS技术中集成肖特基光电二极管的光学接收器，适用于1310/1550 nm波长。

一款130nm CMOS工艺的无运放调制生物阻抗频谱分析器，用于电化学检测，功耗仅50nW。

一款128×128 SPAD运动触发ToF图像传感器，集成视觉与测距功能，动态降低功耗。

利用Class-C操作实现K波段CMOS VCO，有效抑制1/f噪声上变频，相位噪声低至-112 dBc/Hz。

一款用于脉冲TOF固态3D成像的32×128 SPAD-257 TDC接收器芯片

一种高效的两步混合电压-时间ADC，在28nm CMOS工艺下实现4GS/s转换速度和39.9dB SNDR。

65nm CMOS工艺下实现50-112Gb/s PAM-4发射机，采用分数间隔FFE提升眼图性能

一款用于导管超声探头的64通道高压脉冲发射器芯片，支持±30V双极性脉冲输出。

提出一种基于数字时间转换器（DTC）的多频带数字极化发射机，支持宽通道相位调制，并通过调整PLL频率消除杂散。

一款全集成可编程60-85GHz超宽带脉冲无线电发射前端，支持能量收集应用

提出一种可重构和可扩展的单电感三开关转换器，用于室内光伏能量收集。

一款单芯片双向神经接口，支持高压刺激与神经信号记录，实现同步神经调控。

提出一种基于分层粗粒度稀疏的LSTM神经网络加速器，实现高效能语音识别。

一种采用分布式电荷注入方案的全数字VMAX兼容稳定可扩展设计，用于快速缓解电压跌落。

提出一种基于时钟域编码的iPWM线编码方案，实现低电压下的高效均衡。

提出一种用于16-QAM光通信的55nm SiGe BiCMOS模拟I-Q FIR滤波器，补偿频率相关变化。

设计适用于5G应用的260MHz带宽、高线性度混频器优先接收器

28nm CMOS工艺下实现快速锁定、低相位噪声的Bang-Bang数字PLL，适用于毫米波通信。

C3SRAM是一种基于电容耦合的内存计算SRAM宏，用于二值化神经网络的高效能硬件加速。

采用射频码域处理技术实现同时收发，提升自干扰抑制能力。

提出一种基于时变跨导和积分电容的低功耗高选择性模拟有限脉冲响应滤波器。

一种用于神经调节的双向32通道CMOS神经接口，能够在刺激期间记录神经活动。

一款采用联合自适应均衡技术的1.62至10.8 Gb/s视频接口接收器，通过SSLMS算法优化CTLE和DFE，实现高效能和低功耗。

一种0.5V供电、功耗低于10μW的生物阻抗传感器IC，适用于慢性心衰患者的流体状态监测。

一款65nm CMOS工艺的12Gbps快速启停接收器，支持10ns启动时间

提出了一种基于FLL的温湿度传感器，采用单一模拟前端实现高线性度检测

一款用于智能助听器的低功耗DSP处理器，集成CNN和FFT加速器，优化语音增强算法。

提出一种数字辅助双环路低压差稳压器，结合数字与模拟环路优势，实现高电源抑制比和快速响应。

一款支持25Gbaud PAM-4调制的线性突发模式接收器，具有模拟增益和偏移控制功能

一种采用电流模式前馈纹波消除器的LDO设计，实现高达68dB的电源抑制比和2MHz的宽频带抑制。

一种采用耦合电容抵消偏移的DRAM感应放大器，减少阈值电压随机变化的影响。

提出一种全集成多级同步电容开关能量采集架构，显著提升压电换能器能量提取效率。

提出一种高效混合LED驱动器，结合开关转换器和无电感驱动方案的优点，实现高功率因数和低闪烁。

提出一种低功耗70100-GHz混频器优先接收机，利用频率转换反馈和被动电压增益。

一种高效低功耗的2.4GHz射频前端设计，集成DCO-PA和推挽LNA，实现单引脚天线接口。

一种采用旁路窗口和自适应校准的高效时间交织SAR ADC

提出一种具有两级时序错误检测与校正的变异弹性微处理器架构，显著提升能效。

提出一种利用指令级动态时序松弛的自适应时钟方案，提升GPGPU性能与能效

一款65nm CMOS工艺的高能效10Gb/s毫米波收发器，集成直接调制数字发射器和I/Q相位耦合频率合成器。

Catena是一款近阈值电压16核可编程空间阵列加速器，专为超低功耗移动和嵌入式物联网应用设计。

提出了一种基于时间编码信号处理的无时钟连续时间模拟相关器电路。

本文提出了一种优化的伪电阻架构，用于高频低噪声应用中的大值电阻模拟。

提出一种分相翻转电容整流器（SPFCR），优化压电能量收集接口的电容数量与能量提取效率的权衡。

毫米波MIMO收发器的功率效率优化与全双工设计技术

IEEE JSSC期刊论文合集，涵盖毫米波收发器、低功耗接收机、射频前端设计等多个领域。

Tianjic芯片提出统一架构，支持脉冲神经网络与深度学习模型的高效兼容运行。

基于InP-HEMT技术的300GHz频段120Gb/s无线前端设计

基于被动N路径滤波器的带通ΔΣ调制器，实现高能效和宽频调谐范围。

提出一种小面积、低功耗、高线性度的DAC，采用输出阻抗补偿和同心平行四边形布线技术。

本文提出了一种438–479GHz全集成25元件辐射器阵列，采用可扩展耦合结构，优化透镜提升辐射性能。

提出一种采用自动校准技术的超低功耗高精度1nA电流基准源。

一种新型直接电阻传感器数字读出电路，采用单VCO和数字反馈环路，实现16.1位分辨率，面积仅0.064 mm²。

开发了一种噪声极低（22 ng/√Hz）且功耗适中（17 mW）的全集成MEMS加速度计，适用于基础设施监测和油气勘探等新兴应用。

28GHz CMOS相控阵波束成形芯片，采用双向中和技术降低面积，支持5G毫米波双极化MIMO系统。

基于110GHz带宽的超越1Tbs相干光发射前端

本文介绍了一种基于硅光子技术的双偏振相干发射器，支持552 Gb/s的数据传输速率。

提出一种高Q谐振电感链路传输驱动，通过自适应预测相位调制突破Q因子限制。

基于位可扩展内存计算的异构微处理器设计，实现高能效与可编程性。

提出一种低能耗无线3D集成收发器，结合脉冲延时编码和可调电流驱动，显著降低能耗。

一种采用高线性度动态放大器的11位100MS/s全动态流水线ADC

一种超低噪声摆幅增强差分弛豫振荡器，具有优异的相位噪声性能和功率效率。

提出一种仅使用npn晶体管的17GHz推挽式C类VCO，通过磁变压器实现正反馈，降低功耗。

设计了一种低功耗半双工电感耦合数据链路，传输距离达5cm，速率4Mb/s。

提出带宽增强型过采样逐次逼近读出技术，降低MEMS电容加速度计噪声并提高能效

设计并比较了140GHz SiGe和100GHz InP三堆叠HBT分布式放大器，展示了高性能宽带特性。

提出高分辨率连续时间ΔΣ转换器设计技术，解决寄生电阻、符号间干扰和闪烁噪声问题。

本文设计了一种高线性度高功率SiGe HBT WLAN功率放大器，解决了电热效应带来的挑战。

65nm CMOS工艺下实现宽转换比混合Dickson开关电容转换器，峰值效率达92.6%。

2019年IEEE BCICTS会议特刊介绍，涵盖SiGe和III-V/CMOS集成电路技术的最新研究。

基于有机薄膜晶体管的低功耗柔性光传感器阵列成像系统

设计了一种具有4096个纳米电极的CMOS集成电路，用于高并行性、高灵敏度的神经元电生理记录。

一款低功耗、小面积的前端IC，用于生物医学仪器，支持动脉脉搏波形检测和ExG记录。

提出一种15通道正交码斩波仪表放大器，实现高效面积和低增益失配的多通道生物信号采集。

65nm CMOS工艺下20GHz低功耗LNA，采用gₘ提升和电流复用技术

本文提出了一种四电平脉冲幅度调制(PAM4)四分之一速率时钟和数据恢复电路(CDR)，采用线性相位检测器和自偏置PLL多相时钟发生器，实现了低功耗和低抖动。

一款用于量子光学的高填充因子32x32像素CMOS图像传感器，具有单光子探测和时间数字转换功能。

28nm CMOS工艺下实现的390GHz谐波外差发射机，支持最高6Gb/s数据传输。

提出一种1至8位可配置的6T SRAM存内计算单元宏，提升读取精度和能效。

提出一种基于扩展Bang-Bang相位检测器的无参考时钟数据恢复电路，具有快速锁定和低功耗特点。

提出一种基于耦合源跟随器的低功耗高线性度五阶低通滤波器。

一种基于CDAC的单电源缓冲嵌入式SAR ADC，采用跳复位方案，具有高能效和轨到轨信号摆幅。

提出一种结合ECG HRV和SRAM PUF的智能硬件安全引擎，用于实时认证和随机密钥生成。

提出一种具有主动偏置调谐的VHF宽输入范围CMOS被动整流器，适用于毫米级植入式医疗设备。

提出一种支持CNN训练的高效能深度学习加速器，采用三种处理器核心优化不同计算类型。

结合一阶单比特连续时间调制器和二阶MASH后端，实现高稳定性和低噪声的音频调制器。

提出一种4GHz次谐波注入锁定锁相环，通过自校准技术实现低相位噪声。

提出一种隐私保护的NAND闪存系统，灵活控制数据生命周期。

提出一种超越传统电压调节的处理器能效性能扩展方法。

提出一种基于Si背面的BBM结构，用于防止物理安全攻击，保护加密密钥。

提出一种堆叠隔离SC核心的全集成DC-DC转换器，支持7.5至42V宽输入范围。

提出一种支持IEEE 802.15.6标准和高速数据传输的体域网收发器及低功耗接收器。

一款65纳米CMOS工艺的X波段4TX4RX脉冲啁啾相控阵雷达收发器芯片

本文介绍了一种12英寸晶圆级CMOS X射线探测器，具有高分辨率、低噪声和高动态范围。

提出一种基于Gm-C的连续时间ΔΣ调制器，用于抗伪影神经记录接口，具有高线性度和低功耗。

一种采用背景偏移校准技术的7位900MS/s 2-然后3位/周期SAR ADC

利用人体热能供电的无电池自适应心跳检测SoC

本文提出了一种基于开关变压器的宽带数字功率放大器，用于深度回退效率提升。

一种低功耗反向散射调制系统，实现与商用Wi-Fi收发器的远距离通信

一款低功耗VGA视觉传感器，嵌入事件检测功能，适用于户外边缘计算。

一种用于癌症放射治疗的毫米级单带电粒子剂量计

提出一种多环路设计技术，实现高速瞬态响应的LDO稳压器，适用于5G移动设备。

本文提出了一种用于宽频带多路复用控制的低温CMOS控制器，支持4×32量子比特的控制。

提出一种用于高分辨率AMOLED显示的低灰度阈值电压和亚阈值斜率补偿像素电路。

一种用于宽范围电阻传感器的自校准低噪声测量系统

一款采用双数据转换器的40通道高分辨率汽车激光雷达SoC，实现225米测距和240×192像素分辨率。

提出一种基于时间域增量式电容数字转换器的高能效设计

提出二阶基带噪声消除方案，打破N路径混频器优先接收器的性能折衷。

设计并分析了一种基于采样保持电路的CMOS电化学传感器，用于适配体药物浓度检测。

设计了一款0.6V工作电压、429MHz频段的低功耗FSK收发器，接收灵敏度-85dBm，发射效率38.7%。

研究利用二极管探测质子，分析电压降与电子空穴对生成的关系。

设计了一种采用6T SRAM校准的像素电路，以解决质子撞击导致的误触发问题。

该论文介绍了一种III-D校准技术，涉及SRAM控制、优先级编码和FIFO数据传输优化。

该论文介绍了一种低功耗64×64像素阵列系统设计，包含数字块、SRAM控制块和频率锁定环。

研究实时体内剂量监测技术以减少质子治疗中的不确定性。

该论文介绍了一种在TSMC 65纳米低功耗CMOS技术中实现的剂量计系统，并对其电气性能和像素间变化进行了测量和分析。

毫米级CMOS 64×64单电荷粒子辐射探测器系统，用于外部束癌症放射治疗。

提出一种带背景光消除和运动伪影抑制的间接飞行时间CMOS图像传感器。

提出一种自适应宽带干扰消除技术，支持MIMO阵列功率可调，实现微秒级快速适应。

设计了一种大面积快速门控数字SiPM，集成TDC，适用于便携式和可穿戴设备

该论文讨论了质子治疗物理学、患者停止功率比估计的质子范围不确定性分析以及植入式MOSFET剂量计在癌症治疗中的应用。

2020年ISSCC会议论文摘要，涵盖CMOS图像传感器、LiDAR SoC、X射线探测器及神经记录调制器等多项技术。

该论文提出了一种基于二极管传感方法的低功耗实时单粒子检测ASIC。

一款0.5V低功耗蓝牙收发器，接收灵敏度-96.4dBm，功耗1.9mW。

一种采用16nm FinFET工艺的12位18GS/s RF采样ADC，集成宽带跟踪保持放大器

一款基于积分DAC的12mW 10GHz FMCW PLL，用于雷达应用，具有28kHz RMS频率误差。

提出一种kT/C噪声消除技术的13位SAR ADC，显著减小输入电容尺寸，降低对输入驱动和参考缓冲的要求。

提出一种具有PVT鲁棒性的闭环动态放大器二阶噪声整形SAR ADC，实现高精度与高能效。

一款用于汽车应用的28W高线性度D类放大器，采用混合ΔΣM-PWM方案。

130nm CMOS工艺下实现的4GS/s电流域模拟前端，用于相位编码脉冲压缩直接飞行时间汽车激光雷达。

本文介绍了一种专为单像素相机计算成像设计的0.42 THz源SoC，具有空间调制多样性。

提出一种低抖动、低杂散的分数N型BangBang锁相环，采用数字频率误差恢复技术实现快速锁定。

提出一种无需校准的14位100MS/s流水线-SAR ADC，采用加权平均相关电平移位技术。

提出级联噪声整形SAR架构，提升系统阶数和信噪比，实现高效稳健的模数转换。

本文提出了一种支持Wi-Fi 6的双频段全数字极化发射机，采用28nm CMOS工艺实现。

提出一种单片集成控制回路的GaN降压转换器，支持400V离线操作，效率达95.6%。

提出一种集成合并LC谐振器的谐振开关电容电压调节器，提高效率和功率密度。

一款支持5G-NR的多频段FDD SAW-less发射器，采用带宽扩展N路径滤波调制器提升性能。

一款基于SCPA的多模式多效率峰值数字功率放大器，采用Class-G、Doherty和时间交织技术实现六效率峰值。

提出一种可重构混合串并联Doherty功率放大器，有效应对天线阻抗变化带来的性能下降。

提出一种谐振电流模式无线功率与数据接收器，实现高效能量传输与数据传输。

用于微型超声探头的可变增益低噪声跨阻放大器设计

一款8位10GS/s时间域ADC，采用16倍时间插值和四通道交织技术，无需校准即可实现15ps量化精度。

提出一种高集成度ZVS反激转换器IC，采用脉冲变压器优化USB PD快充方案

本文提出了一种E波段低噪声放大器与多馈天线协同设计的方法，通过天线级噪声消除和gm提升技术，实现了高性能无线前端设计。

基于开关电容时钟提升技术的多瓦特1GHz CMOS环行器，显著提升功率处理能力和插入损耗。

一款集成NB-IoT和GNSS的全功能SoC芯片，支持多频段通信和23dBm输出功率。