JSSC 2020第6期Data Converters28nmVCO

A 5-GS-s 72-ENOB Time-Interleaved VCO-Based ADC Achieving 305 fJ-cs

一款基于VCO的八通道时间交织ADC，在28nm CMOS工艺下实现5GS/s采样率和7.2位ENOB。

28nm CMOS, 5GS/s, 7.2 ENOB, 22.7mW

电压控制振荡器时间交织ADC数字校准高速采样低功耗

▸创新点1：高速环形振荡器设计 - 采用前馈交叉耦合和共享尾晶体管技术，显著提升振荡频率至5 GS/s，同时降低功耗（电路创新）。该结构在28-nm CMOS工艺下实现72dB的信噪比，为VCO型ADC的速度-精度平衡提供新方案。

▸创新点2：异步双采样技术 - 通过异步计数器状态的双采样机制，有效解决高速采样时的亚稳态问题（方法创新）。该技术使ENOB提升至7.2位，且无需额外功耗开销，突破传统同步采样的时序限制。

▸创新点3：片上数字校准技术 - 集成可编程时钟延迟单元和数字后台校准算法，动态补偿通道失配（系统创新）。将采样时间失配误差降低至0.1ps级，支持305fJ/cs的Walden FOM指标达成。

▸创新点4：时间交织架构优化 - 八通道时间交织结构结合自适应时钟分配网络，在22.7mW总功耗下实现5GS/s采样率（系统级电路协同创新）。通过分布式缓冲器设计抑制时钟抖动，SFDR达65dB。

Abstract

This article presents an eight-channel time- interleaved voltage-controlled oscillator (VCO)-based analog-to- digital converter (ADC), achieving 7.2 effective number of bits (ENOBs) at 5 GS/s in 28-nm CMOS. A high-speed ring oscillator with feedforward cross-coupling and a shared tail transistor is combined with an asynchronous counter in order to improve the resolution while minimizing the power consumption. Asynchro- nous double sampling is used to enable reliable sampling of the asynchronous