← 返回 JSSC 论文列表JSSC 2020第5期RF & Wireless28nm
A 20-32-GHz Quadrature Digital Transmitter Using Synthesized Impedance Variation
提出一种用于5GNR FR2频段和回程通信的宽带正交数字发射机架构，通过合成阻抗变化补偿提高效率。
28nm CMOS, 1V, 20-32GHz, 峰值输出功率19.02dBm, 峰值效率34.4%
毫米波数字发射机正交调制5GCMOS
▸创新点1：合成阻抗变化补偿（IVC）技术，通过动态调整功率数模转换器（power-DAC）中子阵列的负载阻抗，显著提高了毫米波频段的效率，峰值效率达34.4%。
▸创新点2：可重构输出匹配电路，通过灵活调整输出匹配网络，扩展了操作带宽5 GHz，支持20-32 GHz的宽带操作。
▸创新点3：混合信号符号映射技术，不仅提供本地振荡器（LO）增益，还实现了星座图象限选择，支持1-Gb/s 256-QAM调制信号。
▸创新点4：级间匹配电路创新，优化了信号传输路径，进一步提升了系统效率，峰值系统效率达22.1%。
Abstract
This article presents a broadband quadrature digi-
tal transmitter (TX) architecture for part of the fifth-generation
new radio (5GNR) frequency range 2 (FR2) and backhaul
communication. Synthesized impedance variation compensation
(IVC) is introduced to improve the efficiency by manipulating
the load impedance variation of sub-arrays in the power digital-
to-analog converter (power-DAC) at mm-wave. The operation
bandwidth is extended by 5 GHz with reconfigurable circuits
of output matching in powe