JSSC 2020第1期RF & Wireless7nm FinFETDACPAM-4

A 243-mW 125-56-Gb-s Continuous Range PAM-4 425-dB IL ADC-DAC-Based Transceiver

一款基于ADC-DAC的7nm FinFET技术收发器，支持3.5-56 Gb/s PAM-4，功耗仅243mW。

56 Gb/s PAM-4, 243 mW, 4.3 pJ/b

收发器PAM-4ADC-DAC7nm FinFET低功耗

▸创新点1：40路时间交织SAR-ADC（电路创新） - 采用40路时间交织技术显著提升采样率，支持56 Gb/s PAM-4高速数据传输，同时保持SAR-ADC的低功耗特性，解决了高速与低功耗的矛盾。

▸创新点2：17抽头前馈均衡器与1抽头推测DFE协同工作（系统创新） - 通过17抽头FFE与1抽头推测DFE的并行处理，有效补偿信道损耗和码间干扰，提升信号完整性，尤其在42.5 dB高损耗信道下表现优异。

▸创新点3：反射消除FFE（方法创新） - 引入4个独立游走抽头的反射消除FFE，动态抵消信道反射干扰，显著降低误码率，适用于长距离（LR）通信场景。

▸创新点4：低延迟时钟恢复路径（电路创新） - 采用专用LC-DCO驱动的五抽头FFE与TED组合，实现快速时钟同步，延迟极低，确保56 Gb/s高速数据流的稳定传输。

Abstract

This article presents a compact analog-to-digital converter (ADC)/digital-to-analog converter (DAC) digital signal processing (DSP)-based long reach (LR) transceiver in 7-nm FinFET technology that operates seamlessly from 3.5—56 Gb/s in pulse-amplitude modulation (PAM-4) [from 1.25 to 28 Gb/s in non-return to zero (NRZ) mode] and consumes only 243 mW at 56 Gb/s. The receiver (RX) front end consists of a two- stage continuous-time linear equalizer (CTLE), a 40-way time- interleaved (TI) successiv