JSSC 2020第7期Memory65nmSRAM

C3SRAM An In-Memory-Computing SRAM Macro Based on Robust Capacitive Coupling Com

C3SRAM是一种基于电容耦合的内存计算SRAM宏，用于二值化神经网络的高效能硬件加速。

65nm CMOS, 672 TOPS/W, 1638 GOPS, 20.2 TOPS/mm²

内存计算SRAM宏电容耦合神经网络加速模拟混合信号

▸创新点1：利用电容耦合模拟混合信号计算（方法创新）。通过电容电压分配实现二进制神经网络的核心计算，无需逐行访问存储权重，显著提高了计算效率。

▸创新点2：单周期内实现全并行向量矩阵乘法（系统创新）。每个列配备一个模数转换器（ADC），在单个周期内完成全并行计算，极大提升了计算速度。

▸创新点3：高能效比的内存计算架构（电路创新）。在65-nm CMOS工艺下实现，能量效率达到672 TOPS/W，速度达到1638 GOPS，比传统数字基线提高了3975倍的能量延迟积。

▸创新点4：支持高精度推理（系统创新）。在MNIST和CIFAR-10数据集上分别达到98.3%和85.5%的准确率，在能量效率和推理精度之间取得了最佳平衡。

Abstract

This article presents C3SRAM, an in-memory- computing SRAM macro. The macro is an SRAM module with the circuits embedded in bitcells and peripherals to perform hardware acceleration for neural networks with bina- rized weights and activations. The macro utilizes analog-mixed- signal (AMS) capacitive-coupling computing to evaluate the main computations of binary neural networks, binary-multiply-and- accumulate operations. Without the need to access the stored weights by individual row, the macro