← 返回 JSSC 论文列表JSSC 2020第8期Power Management40nmLDO
A 245-mA Digitally Assisted Dual-Loop Low-Dropout Regulator
提出一种数字辅助双环路低压差稳压器，结合数字与模拟环路优势，实现高电源抑制比和快速响应。
245mA负载，-42dB PSR@1MHz，300μA静态电流，7.4ps FOM
低压差稳压器数字辅助双环路电源抑制比快速响应
▸创新点1：数字辅助双环路架构（系统创新）。该设计首次将数字LDO和模拟LDO的优势结合，通过数字环路快速响应大电流变化（300/100ns阶跃响应），模拟环路提供稳态低噪声输出（PSR -42dB@1MHz），双环路协同控制器实现无缝切换。
▸创新点2：动态功耗优化设计（电路创新）。数字环路仅在负载瞬变时激活（静态功耗接近0），模拟环路采用纳米级工艺（TSMC 40nm）实现300μA超低静态电流，整体FOM达7.4ps领先水平。
▸创新点3：混合信号稳定性控制（方法创新）。通过独创的环路控制器实现数字/模拟环路相位同步，在245mA满载时仍保持71mV超低过冲，解决了传统混合LDO的振荡问题。
▸创新点4：面积效率优化（电路创新）。在0.056mm²芯片面积内集成双环路系统，相比同类设计面积缩减30%，数字辅助电路采用时间交织技术提升采样精度。
Abstract
A digitally assisted high-current low-dropout (LDO)
regulator is proposed in this article. The LDO architecture
combines two main types of regulators: digital LDOs and analog
LDOs. The proposed architecture uses the digital loop for
tracking large output current variations and the analog loop
for steady-state operation. The dual loops have a loop controller
for coherent operation. Hence, the proposed LDO inherits some
advantages from both sides. It achieves high power supply
rejection (PSR) from