← 返回 JSSC 论文列表JSSC 2020第11期MemorySRAM
III System Design
该论文介绍了一种低功耗64×64像素阵列系统设计，包含数字块、SRAM控制块和频率锁定环。
64×64像素阵列, 低功耗, 毫米级尺寸
像素阵列低功耗SRAM频率锁定环无线应用
▸创新点1：脉冲宽度噪声比(PNR)定义与分析（方法创新）：论文首次提出PNR概念，并通过蒙特卡罗仿真验证其与平均脉冲宽度的正比关系，为噪声分析提供了新视角。
▸创新点2：对数变换信号处理技术（方法创新）：采用对数变换处理信号，虽导致分辨率损失，但有效降低了实际应用中的PNR损失，提高了系统鲁棒性。
▸创新点3：无线应用的低功耗设计（系统创新）：针对未来无线应用，设计了包含64×64像素阵列、数字模块和频率锁定环的低功耗系统，满足毫米级尺寸要求。
▸创新点4：差分传感方案与P型PN二极管设计（电路创新）：采用差分传感方案抑制共模噪声，并使用P型PN二极管最大化耗尽区厚度，提升了像素单元的性能。
Abstract
el unit
X32
Vbdio
Vbdio
VDD
In+ In-
Vout
VbAMP
VDD
VbLS
Vin
Vout
Wordline
Wordline
EN (Bitline)
DIS (Bitline_n)
(a)
(b) (c)
(d)
Fig. 5: Schematic diagram of (a) pixel unit, (b) differential amplifier, (c) level shifter (LS), and (d) in-pixel 1-bit SRAM.
Given this, we can define pulse-width to noise ratio (PNR) as
PNR =
√
E[PW 2]
σP W
> ln(Vdrop/Vth)
σvn/Vth
, (6)
where the delta method is used to find the upper bound for
the standard deviation of a logarithmic function. Fig. 4 shows
the Monte Carl