JSSC 2020第1期Memory40nmNeural Network Accelerator

A 1208-TOPS-W All-Digital Time-Domain CNN Engine Using Bi-Directional Memory Del

提出一种基于时间域的全数字CNN引擎，采用双向存储器延迟线实现高效卷积运算。

40-nm CMOS, 537 mV, 12.08 TOPS/W, 0.365 GOPS

卷积神经网络时间域计算能量效率存储器延迟线边缘计算

▸创新点1：时间域乘加运算（方法创新） - 该论文提出了一种在时间域内执行乘加运算（MAC）的新方法，通过将多比特输入编码为单个脉冲宽度信号，显著降低了动态开关电容（C_DYN），相比传统数字实现方式，能效提升至12.08 TOPS/W，适用于边缘设备的低功耗神经网络计算。

▸创新点2：双向存储器延迟线（电路创新） - 采用新型双向存储器延迟线（MDL）单元实现带符号的输入与权重乘积累加，无需依赖电容或复杂ADC，仅使用标准数字电路即可完成卷积操作，支持40nm CMOS工艺下的可扩展性，并集成延迟校准单元以抑制工艺变异导致的延迟失配。

▸创新点3：动态精度-吞吐量配置（系统创新） - 提供四种加速模式和可配置MDL长度，灵活权衡时间域计算的吞吐量与精度，实测在16倍加速模式下保持97% MNIST分类准确率，并在近阈值电压（375mV）下仍维持90%以上准确率。

▸创新点4：多比特权重扩展方法（方法创新） - 提出两种将MDL扩展至多比特权重的技术方案，在ImageNet数据集上的仿真显示，1000类AlexNet的准确率损失小于1%，验证了该设计在大规模网络中的适用性。

Abstract

In this article, we demonstrate an energy efﬁcient convolutional neural network (CNN) engine by performing multiply-and-accumulate (MAC) o perations in the time domain. The multi-bit inputs are compactly represented as a single pulse width encoded input. This translates into reduced switching capacitance ( C DYN), compared to baseline digital implementa- tion, and can enable low power neural network computing in an edge device. The time-domain CNN engine employs a novel bi-directional memory del