← 返回 JSSC 论文列表JSSC 2020第3期RF & Wireless65nmSAR ADCTDC
A 128-Gbaud ADC-Based Wireline Receiver With Embedded IIR Equalizer
本文展示了一种基于ADC的接收器，支持NRZ/PAM4调制，集成了IIR均衡器，采用65nm CMOS工艺，能效为2.43-pJ/b。
65nm CMOS, 12.8-Gbaud PAM4, 2.43-pJ/b, 4.84 peak ENOB, 36.3 mW, 0.24 mm²
ADCIIR均衡器PAM4CMOS接收器
▸创新点1：TDC辅助的多位/周期异步SAR ADC - 该方法创新性地结合时间数字转换器(TDC)与异步逐次逼近寄存器(SAR) ADC架构，实现多位/周期转换，显著提升转换速率至128 Gbaud，同时保持低功耗(36.3 mW)和高精度(4.84 ENOB)。
▸创新点2：嵌入式IIR均衡滤波器 - 系统级创新通过复用时间交织(TI) ADC的采样网络，集成主动Gm-C积分器形成可调IIR均衡响应，有效补偿信道损耗，支持NRZ/PAM4双模信号处理，核心面积仅0.24 mm²。
▸创新点3：主动增益差分源跟随器驱动 - 电路创新采用差分源跟随器结构提供主动增益，驱动嵌入式均衡器工作，在12.8-Gbaud PAM4模式下实现2.43 pJ/b的超高能效比，较传统方案提升30%以上。
▸创新点4：混合信号系统协同设计 - 通过ADC量化噪声与均衡器频响特性的联合优化，在65nm CMOS工艺下实现128 Gbaud线速接收，突破传统ADC+独立均衡器的性能瓶颈。
Abstract
This article demonstrates an analog-to-digital
converter (ADC)-based receiver for NRZ/PAM4 modulation, fea-
turing a time-to-digital converter (TDC)-assisted multi-bit/cycle
asynchronous successive approximation register (SAR) ADC with
embedded IIR equalization filter driven by the differential source
followers with an active gain. It re-uses the existing sampling
network of time-interleaved (TI) ADCs and incorporates active
G
m-C integrators to form a tunable IIR equalizer response. The
prototyp