← 返回 JSSC 论文列表JSSC 2020第8期Clocking & PLLs65nmVCO
Clockless Continuous-Time Analog Correlator Using Time-Encoded Signal Processing
提出了一种基于时间编码信号处理的无时钟连续时间模拟相关器电路。
37 nW, 0.54 V
无时钟连续时间模拟相关器时间编码CDMA
▸创新点1：采用无时钟连续时间（CT）模拟相关器设计，通过时间编码信号处理技术实现信号相关运算，避免了传统时钟同步带来的功耗和复杂度问题，显著降低了系统功耗至37 nW。
▸创新点2：利用电压控制振荡器（VCO）将模拟电压信号转换为时间编码信号，并在转换过程中完成信号积分，实现了高效的信号处理与集成，提升了系统的能效比。
▸创新点3：结合连续时间数字式延迟单元和相位频率检测器，实现了连续时间匹配滤波器，增强了接收机的选择性，使其对特定CDMA码的响应提升了5 dB。
▸创新点4：在唤醒接收机基带中应用该相关器进行异步CDMA码解扩，通过11位巴克码实现了码域滤波，将接收机灵敏度提升了2 dB至-80.9 dBm，显著提高了检测性能。
Abstract
A clockless, continuous-time (CT) analog correlator
circuit realization is presented based on time-encoded analog
signal processing. Voltage-controlled oscillators (VCOs) trans-
form the analog voltage signals into time-encoded analog signals
and, in the process, perform signal integration; CT, digital-style
delay cells combined with phase-frequency detectors followed
by capacitive summers implement a CT matched filter. The
correlator prototype designed in 65-nm CMOS-LP technology
consumes 37 nW