← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2020第2期Data Converters65nmSAR ADCPipeline ADC

A 125-MHz Bandwidth 77-dB SNDR SAR-Assisted Noise Shaping Pipeline ADC

提出一种SAR辅助噪声整形流水线ADC，突破现有SAR ADC的速度瓶颈。
65nm CMOS, 1.2V, 125MHz带宽, 77.1dB SNDR, 4.5mW
SAR ADC噪声整形流水线架构MDAC替代加载电容
▸创新点1：MDAC复用为缓冲器和模拟加法器（系统创新）。通过将MDAC电路复用为缓冲器和模拟加法器，实现了误差反馈结构的噪声整形，显著减少了模拟电路开销，同时提升了系统集成度。
▸创新点2：采用替代加载电容技术（电路创新）。通过引入替代加载电容（ALC）技术，在不增加额外反馈相位的情况下，实现了理想的一阶噪声传递函数（NTF），优化了噪声整形性能。
▸创新点3：实现理想一阶噪声传递函数（方法创新）。通过创新的电路设计和时序控制，实现了理想的一阶NTF，从而在仅8倍过采样率（OSR）下达到77.1 dB的SNDR，提升了ADC的能效比。
▸创新点4：级间增益抑制第二级比较器噪声（系统创新）。利用级间增益有效衰减第二级比较器的噪声，同时兼顾高速度和高分辨率，最终在125 MHz带宽下实现171.5 dB的Scherier FoM。
Abstract
This article presents a successive approximation register (SAR)-assisted noise-shaping (NS) pipeline architecture which breaks the speed bottleneck of the existing SAR or SAR-assisted-type NS analog-to-digital converters (ADCs). Rather than only for residue amplification and pipeline operation, the multiplying digital-to-analog converter (MDAC) is also reused as unity buffer and analog adder to realize the NS with error feedback (EF) structure in this design. While incorporating the proposed alte