技术领域

Other

290 篇

ISSCC 2026Session 31Other
ALPhA-Vision: A Real-Time Always-On Vision Processor with 787μs Face Detection Latency in <5mW
Ben Keller1, Rangharajan Venkatesan1, Steve Dai1, Jason Clemons2, Matthew Fojtik3, Muya Chang1, Thierry Tambe4, Nathanie
ALPhA-Vision是一种始终开启的低功耗视觉处理器子系统，专为边缘SoC中的DNN推理任务设计。它通过硬件/软件协同设计支持CNN和ViT推理，实现无需外部存储器的端到端执行，并以787μs延迟和99.3%精度完成人脸检测，功耗低于5mW。
▸提出灵活可编程的架构，同时支持CNN和ViT推理，适应多种视觉任务。
▸采用硬件/软件协同设计，实现完全端到端执行，无需外部存储器访问，降低延迟和功耗。
ISSCC 2026Session 31Other28nm FD-SOI
LUT-SSM: A 99.3TFLOPS/W LUT-Based State-Space Model Accelerator Using Energy-Efficient Element-Wise Layer Fusion and LUT-Friendly Weight-Only Quantization
Sunwoo Yoo*1,2, Dongyun Kam*3, Gunho Park4, Soonhyun Kwon1, Dongsoo Lee4, Youngjoo Lee1
提出一种基于查找表（LUT）的状态空间模型（SSM）加速器LUT-SSM，通过多对多LUT-ACC和逐元素层融合技术高效支持INT-FP的通用矩阵乘法和顺序逐元素运算，解决SSM部署中的存储访问和能效问题。在28nm FD-SOI工艺上实现99.3TFLOPS/W峰值能效。
▸提出基于LUT的many-to-many累加器（LUT-ACC），高效支持SSM中的INT-FP矩阵乘法。
▸引入逐元素（EW）层融合技术，减少外部存储访问并提升能效。
Korea Advanced Institute of Science and Technology, Daejeon,
ISSCC 2026Session 31Other22nm
VARSA: A Visual Autoregressive Generation Accelerator Using Performance-Scalable Multi-Precision PE-LUT and Grid-Similarity Attention Compression
Jiaqi Zhou, Hongou Li, Keyao Jiang, Yiyang Sun, Tianyu Jia
本文提出VARSA，一种22nm工艺的视觉自回归生成加速器，用于高效文本到图像生成。通过性能可扩展的混合PE-LUT核心、多精度并行处理以及注意力图压缩技术，实现了503mJ/inference的能效，比现有扩散模型加速器提升2.7-8.9倍。
▸提出性能可扩展的混合PE-LUT核心，兼顾计算灵活性与效率。
▸实现多精度并行处理与运行时精度管理，适应不同生成阶段需求。
Peking University, Beijing, China 503mJ/inference for 512×512 image generation
ISSCC 2026Session 31Other
A 51.6μJ/Token Subspace-Rotation-Based Dual-Quantized Large-Language-Model Accelerator with Fused Scale-Activation INT Datapath and Rearranged Bit-Slice LUT Computation
Bo Liu, Zihan Zou, Xinming Yan, Xilong Kang, Xinyang Chen, Bo Hu, Jiaming Lin, Haoran Du, Jun Yang, Xin Si, Hao Cai
本文提出了一种基于子空间旋转的双量化大语言模型加速器，通过并行哈达玛转置器降低片上旋转功耗和面积，并采用融合缩放激活单元和重排位片LUT计算，实现了每token 51.6μJ的低能耗，相比现有技术降低32.6%。
▸提出子空间旋转方法结合并行哈达玛转置器，降低片上旋转功耗62.3%和面积59.7%。
▸设计融合缩放激活单元，相比朴素FP设计降低能耗61.5%。
Southeast University, Nanjing, China 51.6μJ/token
ISSCC 2026Session 31Other
Revolver: Low-Bit GenAI Accelerator for Distilled-Model and CoT with Phase-Aware-Quantization and Rotation-Based Integer-Scaled Group Quantization
Sangjin Kim, Jungjun Oh, Byeongcheol Kim, Yuseon Choi, Gwangtae Park, Hoi-Jun Yoo
本文提出Revolver，一种面向边缘设备的低比特GenAI加速器，通过相位感知精度选择、局部旋转和谐波对齐置换以及切片整数反量化单元，解决了多步推理和多轮对话中的内存和功耗瓶颈，实现了3.99倍能效提升和2.10倍加速。
▸提出相位感知精度选择（PAPS）与多精度残差编码（MPRE），实现内存高效的多阶段执行。
▸提出局部旋转与谐波对齐置换（LR-HAP），以低成本实现旋转操作。
KAIST, Daejeon, Korea 3.99× energy savings, 2.10× speedup
ISSCC 2026Session 31Other55nm CMOS
A 14.08-to-135.69Token/s ReRAM-on-Logic Stacked Outlier-Free Large-Language-Model Accelerator with Block-Clustered Weight-Compression and Adaptive Parallel-Speculative-Decoding
Pingcheng Dong1,2, Yonghao Tan1,2, Xuejiao Liu2, Peng Luo2, Yu Liu2, Di Pang2, Songchen Ma1,2, Xijie Huang1, Shih-Yang L
本文提出一款55nm基于推测解码的LLM加速器，采用bumping-based face-to-face ReRAM-on-logic堆叠技术。通过本地旋转单元实现无异常值低比特量化，并设计堆叠感知的PNM架构与块状向量量化协同降低权重开销，结合自适应并行推测解码和乱序调度器提升资源利用率，最终实现14.08-135.69 token/s的吞吐性能。
▸提出本地旋转单元（Local Rotation Unit），在低比特量化中消除异常值，保证精度。
▸设计堆叠感知的PNM架构与块状向量量化（Blockwise Vector Quantization）协同，减少权重外部存储器访问开销。
Luhong Liang2, Chi-Ying Tsui1,2, Fengbin Tu1,2, Liang Zhao4, 14.08-to-135.69Token/s
ISSCC 2026Session 28Other
Body-Interfaced Biosensors Wei Gao
California Institute of Technology, Pasadena, CA, Abstract
本文介绍了加州理工学院在身体接口生物传感器方面的最新进展，包括可穿戴、植入式和可摄入设备，用于实时分析多种体液中的生物标志物。这些基于纳米材料的可扩展系统能够连续监测代谢物、激素和药物，为个性化医疗和数字健康提供支持。
▸开发了基于纳米材料的可穿戴、植入式和可摄入生物传感器，实现多种体液（如汗液、唾液、泪液）的实时分子监测。
▸提出了可扩展的系统架构，支持连续、无创监测代谢物、激素和药物浓度，应用于压力管理、营养评估和慢性疾病管理。
ISSCC 2026Session 28Other
Importance of GaN for 5G and Solid-State mm-Wave Circuits of the Future
Umesh K. Mishra, Christopher J. Clymore, Emre Akso, Matthew Guidry
本文综述了GaN技术在5G和未来毫米波固态电路中的重要性，重点分析了Ga-polar面在5G基站中的成功应用以及N-polar面在W波段展现的高功率和高效率优势，指出N-polar GaN可实现更小尺寸和更低成本。
▸提出N-polar GaN在W波段实现了创纪录的功率和效率，优于传统Ga-polar GaN
▸指出N-polar GaN因更高的功率密度可减少功率放大器芯片数量，并因效率提升降低运营成本
University of California, Santa Barbara, CA
ISSCC 2026Session 22Other65nm CMOS
A 500kGy Radiation-Hardened 2.4GHz Wi-Fi Receiver for Innovative Nuclear Power Plant Decommissioning
Yasuto Narukiyo1, Sena Kato1, Kotaro Yanaka1, Yuya Takahashi1, Masaya Miyahara2, Jill Mayeda1, Atsushi Shirane1
该论文提出了一款采用65nm CMOS工艺的2.4GHz Wi-Fi接收器，通过辐射硬化技术使其能够承受高达500kGy的总电离剂量，解决了核电站退役过程中极端辐射环境下无线通信的难题。测量结果表明，即使在500kGy剂量下，接收器仍能保持可接受的性能，验证了无线系统在极端辐射环境中的可行性。
▸首次实现了可承受500kGy总电离剂量的2.4GHz Wi-Fi接收器，远超传统仅承受数Gy的水平。
▸采用65nm CMOS工艺并设计辐射硬化技术，在保持性能的同时实现了高抗辐射能力。
Institute of Science Tokyo, Tokyo, Japan, 2High Energy Accel
ISSCC 2026Session 22Other180nm CMOS
A Radiation-Hardened Self-Healing CMOS Imager with Online Pixel/Logic Annealing and Tile-Adaptive Compression for Space Applications
Quan Cheng*1,2, Zhengke Yang*1, Haoyuan Li2, Qiufeng Li1, Zhen Kong1, Gaoqiang Niu1, Yuan Liang1, Jiamin Li1, Jerald Yoo
本文提出一种基于180nm CMOS工艺的太空用自愈成像器，通过本地在线热退火技术同时修复像素和逻辑电路的辐射损伤，并结合自适应感兴趣区域（ROI）无损压缩将下行数据量减少75.5%。实验表明，在20kGy X射线照射后，像素和逻辑泄漏分别降低4.82倍和3.97倍，图像几乎完全恢复，适用于长期连续太空成像。
▸提出像素和逻辑电路的本地在线热退火技术，在芯片工作状态下实时修复辐射引起的泄漏增加和图像退化。
▸实现自适应ROI无损压缩，根据图像内容动态调整压缩策略，在保持关键区域无损的同时大幅减少数据量。
Southern University of Science and Technology, Shenzhen, Chi
ISSCC 2026Session 22Other
A Multi-Qubit Cryo-CMOS SoC with Polar-Based Electron-Spin and PDM-Based Nuclear-Spin Controllers for Color Centers in Diamond
Niels Fakkel*, Luc Enthoven*, Mohamed Abdelrahman Elbadry, Hendrik Benjamin van Ommen, Margriet van Riggelen, Jiwon Yun,
本文提出了一款用于金刚石中氮空位(NV)色心多量子比特控制的低温CMOS SoC，集成了基于Class-DE RFDAC的电子自旋控制器和基于class-D PDM的核自旋控制器。通过开关共享线圈实现多频段、大电流驱动，达到了高Rabi频率和高保真度的量子逻辑门，解决了可扩展量子计算中多比特控制的挑战。
▸首次将Class-DE RFDAC和class-D PDM驱动器结合，用于电子和核自旋的多量子比特控制。
▸通过开关实现单线圈共享驱动，支持2.5-3.2GHz电子自旋和1.9-2.1MHz核自旋的多频段操作。
Fabio Sebastiano**, Masoud Babaie** TU Delft, Delft, The Net Rabi频率: 2.31MHz(电子)/1.93kHz(核), 保真度: 99.34%(电子)/99.78%(核)
ISSCC 2026Session 22Other14nm FinFET
A 16-Channel Low-Power Cryo-CMOS Flux Control Pulse Generator ASIC in 14nm FinFET Technology
Kevin Tien1, David J. Frank1, John F. Bulzacchelli1, Pat Rosno2, Daniel Moertl2, John Timmerwilke1, Ari Noori1, Devin Un
本文提出了一款采用14nm FinFET工艺的16通道低温CMOS通量控制脉冲发生器ASIC，用于量子比特的精确控制。该芯片在深低温环境下工作，实现了低功耗多通道脉冲生成，解决了量子计算中大规模控制信号生成的挑战。
▸首次在14nm FinFET工艺上实现16通道低温CMOS脉冲发生器，支持多量子比特并行控制。
▸通过低温优化设计实现极低功耗，适用于大规模量子处理器。
ISSCC 2026Session 22Other
A Cryo-CMOS Color-Center Quantum Controller with Diamond Waveguide Micro-Chiplet Integration
Jinchen Wang, Yuyang Han, Isaac B. Harris, Eunseok Lee, Yong Hu, Di Liu, Dirk Englund, Ruonan Han
该论文提出了一种用于色心量子处理器的可扩展低温CMOS控制器，通过金刚石波导微芯粒与CMOS的3D集成实现了可扩展光子读出。采用串行量子比特驱动器阵列，利用栅极电感器和脉冲宽度调制器为每个量子比特生成可编程的2.87GHz磁场，实现低功耗和强磁场约束，单芯片支持144个量子比特。
▸提出了金刚石波导微芯粒与CMOS的3D集成方案，利用pick-and-place和3D打印棱镜实现可扩展的光子读出。
▸设计了串行量子比特驱动器阵列，采用栅极电感器和脉冲宽度调制器生成可编程2.87GHz磁场，实现低功耗（每量子比特204µW）和强约束。
Massachusetts Institute of Technology, Cambridge, MA
ISSCC 2026Session 18Other28nm CMOS
A 28nm 47.3TFLOPs/W 894mJ/Inference Visual Autoregressive Accelerator with Differential-Amplifier Speculation and Chain-Reaction-Like Parallel Generation
Zhiheng Yue*, Xujiang Xiang*, Jiamu Fu, Shaojun Wei, Yang Wang, Yang Hu, Shouyi Yin
该论文实现了一款28nm工艺的视觉自回归（VAR）加速器，通过差分视觉注意力放大器推测关键令牌实现选择性执行，并采用全路径优化的MXINT处理单元适应偏态数据分布，以及链式反应式并行生成利用空间相关性，在47.3TFLOPs/W能效和小于0.6%的FID损失下取得37.6倍加速。
▸提出差分视觉注意力放大器（Differential Visual Attention Amplifier）用于推测关键令牌，减少非必要计算。
▸设计了全路径优化的MXINT处理单元，适应偏态数据分布，提升能效。
Tsinghua University, Beijing, China
ISSCC 2026Session 18Other
SMoLPU: 122.1μJ/Token Sparse MoE-Based Speculative Decoding Language Processing Unit with Adaptive-Offload NPU-CIM Core
Sangwoo Ha1, Jingu Lee1, Youngjin Moon1, Sunjoo Whang1, Wooyoung Jo1, Gwangtae Park1, Sangjin Kim1, Soyeon Um2, Junha Ry
提出了一种基于稀疏MoE的推测解码语言处理单元SMoLPU，通过Token自适应专家细化技术消除了冗余专家激活，并采用自适应卸载NPU-CIM核心来应对动态INT-FP比例，实现了低能耗和高硬件利用率。该处理器在每参数能耗上比现有最优技术降低了43.5%，达到了122.1μJ/Token的能耗效率。
▸Token自适应专家细化：动态移除冗余专家激活并调度专家加载顺序，在预填充和解码阶段分别提升2.3倍和4.2倍能效。
▸自适应卸载NPU-CIM核心与顶层调度单元：根据动态INT-FP比例保持硬件利用率，延迟降低3.3倍。
KAIST, Daejeon, Korea, 2Massachusetts Institute of Technolog 122.1μJ/Token
ISSCC 2026Session 18Other28nm CMOS
A 3.19pJ/b Electro-Optical Router with 18ns Setup Frame-Level Routing and 1-to-6 Wavelength-Flexible Link Capacity for Photonic Interposers
Yvain Thonnart1, Christian Bernard2, Stéphane Bernabé2, Myriam Assous2, Laura Boutafa2, Benoit Charbonnier2, Rémi Frania
本文提出了一种基于28nm工艺和光子中介层的电光路由器，通过18ns快速链路建立和1至6波长灵活容量，实现了chiplet之间的非最近邻通信，能效为3.19pJ/b。解决了全局互连仅限于最近邻通信的问题。
▸采用电光路由器结合光子中介层，支持chiplet间的非最近邻通信。
▸实现18ns链路建立时间的帧级路由，满足快速重配置需求。
3.19pJ/b 能效，18ns 链路建立时间，1-to-6 波长容量
ISSCC 2026Session 17Other
Maia: A Reticle-Scale AI Accelerator
S. Xu1, G. Mandal1, S. Jahagirdar1, S. Tripathy2, P. Parthasarathy1, S. Srinivasan1, A. Levin1
本文介绍了微软的第二代定制AI加速器Maia 200，采用晶圆级集成技术，实现了超过3倍于前代的HBM带宽和计算吞吐量，面向大语言模型工作负载。论文详细阐述了在功率传输、热管理、物理设计、验证和封装方面的创新，提供了一种可扩展的高性能AI加速方案。
▸采用晶圆级（reticle-scale）集成与先进封装技术，实现750W高功率AI SoC的可靠运行。
▸创新功率传输和热管理方案，解决大尺寸芯片供电与散热难题，支持高密度计算。
ISSCC 2026Session 17Other
ARIES and REGULUS: A Unified and Scalable Hardware-Software Co-Designed NPU SoC Family for On-Device and On-Premises Multimodal Inference
D. Shin, H. Yang, S. Jeon, J. Park, S. Han, J. Park, J. Lee, J. Kim, H. Kim, Y. Oh, M. Kim, C. Jung, W. Kim, S. Kim, H.
本文提出了一种统一且可扩展的NPU架构，并在两个SoC（ARIES和REGULUS）中实现，旨在高效执行从视觉到大语言模型的多样化AI工作负载。通过硬件-软件协同设计，采用边界和分布感知的混合精度量化方案，在保持模型精度的同时高效处理复杂激活函数，并支持跨核心、集群和芯片的无缝扩展。
▸提出统一可扩展的NPU架构，支持跨核心、集群和芯片的线性缩放，并配备统一的编程模型，简化部署。
▸采用边界和分布感知的混合精度量化方案，在硬件-软件协同设计下平衡模型精度与推理效率。
ISSCC 2026Session 17Other16nm FinFET
The STM32N6 Microcontroller: Enabling Intelligent Edge AI for IoT and Beyond
G. Desoli1, J-F. Agaësse2, N. Chawla3, E. Hilkens2, T. Boesch4, V. Taufour2, M. Ayodhyawasi3, P. Ravenhill2, S. Pal-Sing
本文介绍了STM32N6微控制器，采用16nm FinFET工艺，集成Neural-ART神经网络处理单元，实现高效边缘AI推理。该芯片面向物联网、可穿戴、工业自动化和智能家居等场景，解决了边缘设备对实时、低功耗AI处理的需求，同时减少延迟和云依赖。
▸集成Neural-ART神经网络处理单元，提供针对边缘AI的高效推理能力。
▸采用16nm FinFET工艺，在微控制器级别实现了高性能与低功耗的平衡。
STMicroelectronics, Cornaredo, Italy, 2STMicroelectronics, G
ISSCC 2026Session 17Other3nm
NVIDIA GB10: SoC Built for AI Acceleration
A. Skende1, G. Rosseel2, N. Pinckney3
本文介绍了NVIDIA GB10 SoC，它是一款用于AI加速的双芯片系统，采用台积电3nm工艺，集成了20个ARM v9.2 CPU核心和Blackwell iGPU，支持第五代Tensor Cores和第四代RT Cores，实现了31 TFLOPS FP32和1 PFLOPS FP4的算力，为DGX Spark工作站提供强大算力。
▸双芯片架构集成CPU与Blackwell iGPU，在3nm工艺下实现高性能AI计算
▸采用第五代Tensor Cores和第四代RT Cores，大幅提升浮点与低精度运算效率
31 TFLOPS FP32, 1 PFLOPS FP4
ISSCC 2026Session 14Other
Self-Programmable Twin PUFs via Photovoltaic Energy Harvesting During the Pre-Wafer-Dicing Stage
Eunseok Lee, Jaehong Jung, Maitreyi Ashok, Anantha P. Chandrakasan, Ruonan Han
本文提出一种在晶圆切割前阶段通过光伏能量收集实现自编程的双物理不可克隆函数（PUF）。两个相邻PUF在氧化物击穿过程中共享熵，从而实现无需预存秘密的相互认证，并使用低成本LED验证了晶圆级批量处理的可行性。
▸首次提出在晶圆切割前阶段利用光伏能量收集进行PUF的自编程，无需外部电源即可生成密钥。
▸通过两个相邻PUF共享氧化物击穿熵，实现无需预存秘密的相互认证，提升安全性。
Massachusetts Institute of Technology, Cambridge, MA 98.4% pairwise consistency, 0.4% native BER
ISSCC 2026Session 14OtherN型IGZO柔性技术
Highly-Integrated Light-Sensing System with RF Harvesting and Transmission in Commercial N-Type IGZO Flexible Technology
Marco Privitera1,2, Muhammad Zahid Naveed1, Andrea Ballo1,2, Gianluca Giustolisi1, Alfio Dario Grasso1, Massimo Alioto2
本文提出了一种基于商用N型IGZO柔性技术的贴片式光感测系统，通过复用RF信号实现能量采集和反向散射通信，并复用电阻作为光传感器。通过电压调节、信号放大、数据转换和伪动态逻辑等低功耗技术，在2.02mm²面积内实现约15.5μW的室内光感测和0.9GHz数据传输。
▸创新点1：复用RF信号同时用于能量采集（电池充电）和反向散射通信，提高系统集成度。
▸创新点2：重新利用电路中的电阻作为光传感器，无需额外光敏元件。
University of Catania, Catania, Italy, 2National University 面积2.02mm²，功耗15.5μW（<1%占空比），数据传输频率0.9GHz
ISSCC 2026Session 14Other150nm GaN HEMT
A 40Gb/s 8mW-OMA 1-to-N VCSEL Driver for Parallel and Wireless Optical Links Using 150nm GaN HEMT
Shuo Sarah Feng1, Fuzhan Chen1, Ruitao Matthew Ma1,2, Hongyu Bruce Bao1, Kangping Zhong3, Pak Tao Alan Lau3, Chik Patric
本文提出一种基于150nm GaN HEMT的40Gb/s 1-to-N VCSEL驱动器，无需预驱动器即可驱动串联或并联的VCSEL阵列。通过共源主数据级和辅助可调偏置级，实现了8mW OMA和480mW功耗，支持40Gb/s NRZ和38Gb/s PAM-4，满足非地面网络对高光调制幅度的需求。
▸提出无需预驱动器的1-to-N VCSEL驱动拓扑，支持串联或并联阵列配置。
▸采用共源主数据级与辅助可调偏置级结构，灵活适配不同VCSEL阵列。
Hong Kong University of Science and Technology, Hong Kong, C 40Gb/s NRZ, 8mW OMA, 480mW功耗, 3-tap FFE
ISSCC 2026Session 14Other180nm CMOS
A Single-Chip Laser Diode Driver with Built-In Frequency-Sweep Linearization for FMCW LiDAR
Wenshuo Zhu1, Jianqiang Jiang1, Xuan Sun1, Zhenhao Li1, Tingyi Gu2, Xin Zhang3, Cheng Huang1
该论文提出了一种用于FMCW LiDAR的单芯片激光二极管驱动器，通过结合快速光环路和高效开关环路，并在模拟电路中实现激光二极管拟合模型，实现了闭环光频率线性化，无需外部MZI、光电探测器或大型设备。该设计在180nm CMOS工艺中验证，实现了紧凑的集成方案。
▸提出一种单芯片集成的激光二极管驱动器，内置频率扫描线性化功能，无需外部光学元件。
▸通过模拟电路实现激光二极管拟合模型，实现闭环线性化，降低系统复杂度。
Iowa State University, Ames, IA, 2University of Delaware, Ne
ISSCC 2026Session 14Other45nm CMOS SOI
An 8λ×38Gb/s/λ 106fJ/b Optical WDM Transmitter in 45nm CMOS SOI
Amirreza Shoobi, Kaisarbek Omirzakhov, Zhehao Yu, Ali Pirmoradi, Firooz Aflatouni
本文提出了一种基于微环谐振器的超节能8通道光波分复用（WDM）非归零（NRZ）发射器，采用可扩展驱动拓扑和单片电子-光子集成，实现了0.018mm²每通道的紧凑设计。该芯片集成了自主并发波长锁定机制，具有近零静态功耗，总数据率达到304Gb/s，能效为106fJ/b，适用于高性能计算和数据中心。
▸提出可扩展的驱动拓扑与单片电子-光子集成方案，显著降低封装寄生效应，实现紧凑设计。
▸集成自主并发波长锁定机制，几乎无静态功耗，提高了系统的能效和稳定性。
University of Pennsylvania, Philadelphia, PA 304Gb/s aggregate data rate, 106fJ/b energy efficiency, 8λ×38Gb/s/λ
ISSCC 2026Session 14Other
THz-TSI: A 0.33pJ/b 264Gb/s Through-Silicon Interconnect Module for 3D Integration Utilizing Terahertz Coupling
Chen Jiang, Xiaodi Feng, Xiaohan Shen, Chixiao Chen, Qi Liu, Ming Liu, Ningsheng Xu
本文提出一种利用太赫兹耦合的硅通孔互连模块（THz-TSI），用于3D集成，实现了264Gb/s的创纪录数据率和0.33pJ/b的能效。该方案支持双向点对点和广播模式，具有高带宽密度、低成本和高灵活性，可实时调整互连拓扑以降低延迟。
▸首次利用太赫兹耦合实现硅通孔互连，突破传统TSI的带宽和能效瓶颈。
▸支持双向点对点链路和广播模式，且互连拓扑可实时调整以优化延迟。
Fudan University, Shanghai, China 264Gb/s data rate, 0.33pJ/b energy efficiency
ISSCC 2026Session 13Other180nm BiCMOS
A Nonintuitively Frequency-Staggered Wideband mm-Wave Low-Noise Amplifier
Vinay Chenna, Hossein Hashemi
该论文提出一种算法拓扑优化框架，能够自动综合非直观的多层宽带毫米波低噪声放大器（LNA），在布局级别同时优化有源和无源器件，从而改善增益、带宽、噪声系数和功耗之间的权衡。通过180nm BiCMOS工艺制造的3级SiGe HBT LNA原型验证了该方法，实现了26.3dB增益、22-46GHz带宽和3.1dB噪声系数。
▸提出一种算法拓扑优化框架，可自主综合非直观的多层宽带毫米波LNA，支持任意级数，无需人工干预。
▸在布局级别直接协同优化有源和无源器件，改善了增益、带宽、噪声系数和直流功耗之间的固有权衡。
University of Southern California, Los Angeles, CA 26.3dB gain, 22-46GHz 3dB bandwidth, 3.1dB NF, 18mW DC power
ISSCC 2026Session 13OtherBiCMOS
An Inverse-Designed Passively Coupled N-Path Filter with gm-Boosted Active HBT Switches
Vinay Chenna, Hossein Hashemi
本文提出了一种基于逆向设计的被动耦合N-path滤波器，采用gm增强型HBT开关和非谐振无源网络，以提升动态范围和可调性。通过混合实-二进制逆向设计算法自动插入可变尺寸MIM电容，实现了紧凑的多层低GHz无源结构，覆盖0.8-2.6GHz频率范围。
▸提出混合实-二进制逆向设计算法，能自动在布局中插入可变尺寸MIM电容，实现紧凑多层无源网络。
▸采用gm增强型HBT开关替代传统CMOS开关，改善无源耦合N-path滤波器的动态范围和噪声性能。
University of Southern California, Los Angeles, CA >15dBm P1dB, <5dB噪声系数, <4dB插入损耗
ISSCC 2026Session 13Other28nm CMOS
Medusa: A Quantum-Inspired 200-Variable 1016-Clause Analog k-SAT Solver
Luke D. Wormald, Ying-Tuan Hsu, Evangelos Dikopoulos, Wei Tang, Benjamin Datsko, Ali Hammoud, Zhengya Zhang, Michael P.
提出了一种量子启发式模拟变量k-SAT求解器Medusa，支持最多200个变量和1016个子句，通过make/break反馈、分布式k-SAT逻辑等关键技术，在28nm CMOS工艺上实现了高能效和高速度的布尔可满足性求解，解决了传统数字求解器能耗高、速度慢的问题。
▸采用量子启发的模拟计算范式，结合make/break反馈机制实现高效搜索空间遍历。
▸提出分布式k-SAT逻辑和数字宏耦合技术，大幅提升变量规模与子句处理能力。
University of Michigan, Ann Arbor, MI 4.92µs mean solution time, 19.1nJ mean energy
ISSCC 2026Session 13Other
AI-Enabled End-to-End Design in RFICs with Controllable Architectural Style from ‘Classical’ to ‘Non-Intuitive’ for mm-Wave/sub-THz LNAs
Jonathan Zhou*1, Emir Ali Karahan*2, Juho Park1, Sherif Ghozzy1, Kaushik Sengupta1
本文提出了一种统一的AI驱动算法设计流程，用于毫米波低噪声放大器（LNA），将规格到布局的拓扑、架构、电路和电磁设计集成在一个框架中。该流程支持从经典到非直观的可控架构风格，增强了可解释性和调试能力，并在24-150GHz频段展示了两个具有先进性能的LNA设计，包括算法发现的新型架构。
▸首次实现拓扑、架构、电路和电磁设计一体化的端到端算法流程，覆盖LNA从规格到布局的全过程。
▸提出可控架构风格设计，允许设计者在'经典'到'非直观'之间灵活选择，提升设计可解释性和易用性。
Princeton University, Princeton, NJ, 2now with Marvell, Irvi
ISSCC 2026Session 13Other
HYDAR: A 390K QPS, 1574K QPS/W Hybrid Analog/Digital Compute-in-RRAM Accelerator for Efficient Recommendation System
Jiaming Li1, Peng Yao1, Xueqi Li1, Zhenqi Hao1, Dabin Wu1, Zhouzheng Li1, Haishu Xianyu2, Lin Li3, Shujuan You4, Taiwei
China, 4China Mobile Research Institute, Beijing, China, Xiamen Industrial Technology Research Institute, Fujian, China, 6Bytedance China, Beijing, China, 7Huawei Technologies, Shenzhen, China 1 5 Abs
Qingtian Zhang1, Jianshi Tang1, He Qian1, Bin Gao1, Huaqiang
ISSCC 2025Session 33Other
A 224GHz 19.9% TR Varactor-less VCO Utilizing a Multi-Section Switch-Loaded Coupled-Line Resonator
Ahmed Elmenshawi1, Sriram Muralidharan2, Mona M. Hella1
本文提出了一种工作在224GHz的无变容管VCO，采用多段开关负载耦合线谐振器实现了19.9%的调谐范围。该设计旨在解决硅基工艺在太赫兹频段因晶体管截止频率和无源器件Q值限制导致的性能不足问题。
▸采用多段开关负载耦合线谐振器替代传统变容管，实现宽调谐范围。
▸在224GHz频段实现19.9%的调谐范围，突破了亚毫米波VCO的调谐限制。
Rensselaer Polytechnic Institute, Troy, NY 224GHz, 19.9% tuning range
ISSCC 2025Session 33Other
A Wideband Bidirectional Calibration-Free Frequency/Switching-Staggering 360° D-Band Phase Shifter with Frequency-Invariant Codes Achieving <2.38°/0.63dB RMS-Errors Over 24% Bandwidth
Basem Abdelaziz Abdelmagid, Yuqi Liu, Hua Wang
本文提出一种宽带双向无校准的D波段（110-170GHz）移相器，采用频率/开关交错技术实现360°相位覆盖。该设计解决了传统D波段移相器在频率不变性、校准复杂度和双向工作方面的挑战，适用于大规模相控阵系统。
▸提出频率/开关交错技术，实现宽带频率不变360°相位控制。
▸实现双向工作能力，无需校准即可覆盖全相位范围，降低系统复杂度。
ETH Zürich, Zürich, Switzerland
ISSCC 2025Session 33OtherSiGe BiCMOS
A 125-to-170GHz Power-Efficient Phase Shifter in SiGe BiCMOS with Outphasing Gain and Phase Corrections
Lorenzo Piotto, Guglielmo De Filippi, Andrea Mazzanti
本论文提出了一款工作于125至170GHz的功率高效移相器，采用SiGe BiCMOS工艺，通过外相位增益和相位校正技术，解决了亚THz相控阵系统中移相器在高频下的功率和相位精度问题。该移相器适用于接收和发射链路，能保持动态范围并提高输出1dB压缩点。
▸提出了外相位增益和相位校正技术，在125-170GHz频段实现了高精度的相位控制同时保持功率效率。
▸采用SiGe BiCMOS工艺设计，兼顾了高频性能与集成度，覆盖了亚THz频段的关键应用需求。
University of Pavia, Pavia, Italy
ISSCC 2025Session 33OtherGaN
A 216-to-226GHz Watt-Level GaN Solid-State Power Amplifier with Multiband Large-Signal Impedance Correction and Circuit-Package Co-Design Technique
Weibo Wang*1,2, Zhe Li*3, Kai Li3, Haifeng Cheng1,2, Fangjin Guo1,2, Yibin Zhang1,2, Keping Wang3
本文提出了一款216-226GHz瓦特级GaN固态功率放大器，通过多频带大信号阻抗校正和电路技术解决了高频段功率放大器的低阻抗和带宽限制问题，实现了紧凑集成的高功率输出。
▸采用多频带大信号阻抗校正技术，在216-226GHz频段内优化阻抗匹配，提升带宽和功率效率。
▸基于GaN工艺实现瓦特级输出功率，克服了传统硅基和III-V族器件在>200GHz频段低电压高电流模式的局限。
National Key Laboratory of Solid-State Microwave Devices and 216-226GHz频段，瓦特级输出功率
ISSCC 2025Session 33Other
A 232-to-260GHz CMOS Amplifier-Multiplier Chain with a
Low-Cost, Matching-Sheet-Assisted Radiation Package and, 11.1dBm Total Radiated Power
该论文提出了一种工作在232-260GHz的CMOS放大器-倍频器链，并采用低成本匹配片辅助辐射封装，实现了11.1dBm的总辐射功率，解决了CMOS太赫兹源辐射功率不足的问题。
▸提出放大器-倍频器链结构，在CMOS工艺中实现232-260GHz太赫兹信号产生与放大。
▸采用低成本匹配片辅助辐射封装，显著提升辐射效率，总辐射功率达11.1dBm。
11.1dBm总辐射功率
ISSCC 2025Session 25Other28nm CMOS
A 99.5mW/port DC-to-40GHz Integrated Channel Analyzer for High-Density Signal Integrity Measurement in 28nm CMOS
Guangdong Wu*1, Yuanliang Li*1, Bingyi Ye*1,2, Fangzhu Li1, Xin Liu1, Haowei Niu1,
本文提出了一种集成通道分析仪，用于高速高密度信号完整性测量，覆盖DC至40GHz频率范围，功耗仅为99.5mW/端口。该设计解决了传统矢量网络分析仪（VNA）在功耗、尺寸和成本方面的不足，适用于以太网交换机和高性能计算机中的通道缺陷检测。
▸提出了一种低功耗、高集成度的通道分析仪架构，支持多端口并行测量，显著降低了每端口的功耗和面积。
▸实现了DC至40GHz的超宽带频率覆盖，同时保持高测量精度，适用于高速数字链路的信号完整性分析。
Ruixu Wang1, Dunshan Yu1, Weixin Gai1,3 Peking University, B 99.5mW/端口功耗，DC-40GHz频率范围
ISSCC 2025Session 25Other
A Micromachined Heterogeneously Integrated Active-Probe Enabling Non-Disruptive In-Situ Measurements from DC to 50GHz
Jesse Moody, Tyler Liebsch, Patrick Finnegan, Stefan Lepkowski,
该论文提出了一种微机械异构集成有源探针，通过将高性能射频感测放大器与微机械探针基板集成，实现了从DC到50GHz的非破坏性原位测量，解决了传统50Ω测试设备在微尺度接口中因寄生效应导致的信号失真问题。
▸首次实现了微机械探针与射频感测放大器的异构集成，显著降低了探针的寄生电容和电感。
▸提出了一种高阻抗、高带宽的探针设计，能够在微米级接口上进行非破坏性测量，避免信号路径失真。
Robert Costanzo, Mieko Hirabayashi, Matt Jordan, Travis Forb
ISSCC 2025Session 25Other
AI-Enabled Design Space Discovery and End-to-end Synthesis for RFICs with Reinforcement Learning and Inverse Methods Demonstrating mm-Wave/sub-THz PAs between 30 and 120GHz
Jonathan Zhou*1, Emir Ali Karahan*1, Sherif Ghozzy1, Zheng Liu1,2, Hossein Jalili1, Kaushik Sengupta1
该论文提出了一种基于强化学习和逆方法的AI算法流程，用于射频集成电路（RFIC）的架构发现、电路拓扑和参数优化。旨在探索超越人类直觉的设计空间，实现从匹配网络到天线等高频电路和电磁结构的端到端自动综合。
▸首次将强化学习与逆方法结合用于RFIC端到端合成，自动发现新颖架构和拓扑。
▸提出AI驱动的高效设计空间探索方法，能够超越传统基于模板的设计限制。
Princeton University, Princeton, NJ Texas Instruments, Dalla
ISSCC 2025Session 25Other
A 4GS/s Fully Analog 256×256 MP-Based Cross-Correlator with 1000TOPS/W Compute Efficiency and 1.3TOPS/mm2 Compute Density in 22nm SOI CMOS
Aswin Undavalli1, Kareem Rashed2, Gert Cauwenberghs3, Shantanu Chakrabartty1,
该论文提出了一种全模拟的256×256多延迟互相关器，采用基于存储处理（MP）的架构，在4GS/s采样率下实现了1000TOPS/W的计算效率和1.3TOPS/mm²的计算密度，解决了传统数字互相关器能效低、功耗高的问题。
▸提出全模拟MP架构，将延迟和互相关操作直接在模拟域完成，避免了高速ADC和数字MAC的功耗瓶颈。
▸采用256×256大规模并行处理单元，实现了4GS/s的高吞吐率和极高的能效比。
Arun Natarajan2, Aravind Nagulu1,4 Washington University in 1000TOPS/W compute efficiency, 1.3TOPS/mm² compute density, 4GS/s
ISSCC 2025Session 25Other
A Physics-Inspired Oscillator-Based Mixed-Signal Optimization Engine for Solving 50-Variable 218-Clause 3-SAT Problems with 100% Solvability and 31.7μs Solution Time
Evangelos Dikopoulos, Ying-Tuan Hsu*, Luke Wormald*, Wei Tang,
本文提出一种基于振荡器的混合信号优化引擎，用于解决50变量218子句的3-SAT问题。该物理启发计算机利用连续时间操作和大规模并行性，通过将优化目标映射到自旋动力系统来提高求解效率。
▸采用振荡器阵列实现混合信号连续时间操作，提供大规模并行计算能力
▸将布尔可满足性问题映射到物理启发自旋系统，实现高效NP完全问题求解
ISSCC 2025Session 23Other
Slim-Llama: A 4.69mW Large-Language-Model Processor with Binary/Ternary Weights for Billion-Parameter Llama Model
Sangyeob Kim, Jungwan Lee, Hoi-Jun Yoo
针对大型语言模型外部存储器访问能耗过高的问题，提出了一款名为Slim-Llama的处理器，支持二元/三元权重，可处理十亿参数级别的Llama模型，功耗仅4.69mW。
▸采用二元/三元权重大幅降低模型参数存储和访问能耗，从而减少外部存储器访问次数。
▸面向十亿参数Llama模型进行架构优化，在极低功耗下实现大模型推理。
KAIST, Daejeon, Korea 4.69mW功耗，处理十亿参数Llama模型
ISSCC 2025Session 23Other
An 88.36TOPS/W Bit-Level-Weight-Compressed Large-Language-Model Accelerator with Cluster-Aligned INT-FP-GEMM and Bi-Dimensional Workflow Reformulation
Yubin Qin, Yang Wang, Jiachen Wang, Zhiwei Lin, Yushu Zhao, Shaojun Wei,
本文提出了一种面向大型语言模型（LLM）的高能效加速器，通过位级权重压缩和簇对齐的INT-FP混合精度矩阵乘法（GEMM）技术，解决了LLM推理中巨大的外部内存访问和自回归计算带来的效率瓶颈。该加速器实现了88.36 TOPS/W的能效，显著降低了能耗。
▸采用位级权重压缩技术，有效减少模型权重的存储和内存访问量。
▸提出簇对齐的INT-FP混合精度GEMM，优化计算精度与能效的平衡。
Yang Hu, Shouyi Yin Tsinghua University, Beijing, China Larg 88.36 TOPS/W
ISSCC 2025Session 23Other
BROCA: A 52.4-to-559.2mW Mobile Social Agent System-on-Chip with Adaptive Bit-Truncate Unit and Acoustic-Cluster Bit Grouping computation. The ACE PE processes input data in a bit-serial manner, where four 8b weights are accumulated in parallel, leading to a decrease in compute energy proportional to the input bitwidth. As a result, an average reduction of 4.4b in input bitwidth and a 4.7× speedup can be achieved, reducing computation energy by 44.5% at the RG.
Wooyoung Jo, Seongyon Hong, Jiwon Choi, Beomseok Kwon, Haoyang Sang,
论文提出了一款名为BROCA的移动社交代理系统级芯片（SoC），通过自适应位截断单元（ACBU）和声学聚类（Acoustic Cluster）技术，在52.4至559.2mW功耗范围内实现运行时比特宽度缩减，有效降低音频处理能耗。该芯片针对音频特征图的通道维度局部性，通过聚类窄范围特征图元素进行高位截断，从而优化计算效率。
▸提出ACBU（自适应位截断单元），利用音频特征图在通道上的幅度局部性，将窄范围元素聚成声学簇并执行MSB截断，实现运行时位宽动态缩减以减少计算能耗。
▸实现了一种面向移动社交代理的低功耗SoC架构，在宽功耗范围内（52.4-559.2mW）提供可伸缩的音频处理能力。
ISSCC 2025Session 23Other
MEGA.mini: A Universal Generative AI Processor with a New Big/Little Core Architecture for NPU
Donghyeon Han1,2, Anantha P. Chandrakasan1
论文提出了一种名为MEGA.mini的通用生成式AI处理器，采用新的大/小核架构用于NPU，旨在高效处理图像编辑、文本生成等生成式AI任务。解决了传统NPU在处理多样化的生成式DNN模型时灵活性和效率不足的问题。
▸提出大/小核异构架构，大核处理高算力需求任务，小核处理轻量级任务，实现能效与性能的平衡。
▸设计通用生成式AI处理器，支持多种DNN模型（如文本到图像、视频生成等），具备可编程性和可扩展性。
Massachusetts Institute of Technology, Cambridge, MA
ISSCC 2025Session 23Other3nm
MAE: A 3nm 0.168mm2 576MAC Mini AutoEncoder with Line-based Depth-First Scheduling for Generative AI in Vision on Edge Devices
Shih-Wei Hsieh, Chia-Hung Yuan, Ming-Hung Lin, Ping-Yuan Tsai, You-Yu Nian,
本文提出了一款在3nm工艺下实现的微型自动编码器（Mini AutoEncoder），面积为0.168mm²，支持576MAC运算，采用基于行的深度优先调度策略，用于边缘设备上的视觉生成式AI。解决了生成式AI在边缘端的高效推理问题，实现了低延迟和高能效。
▸提出了基于行的深度优先调度（Line-based Depth-First Scheduling），优化了数据流和计算效率，减少了内存访问和延迟。
▸在极小的芯片面积（0.168mm²）内集成了576MAC的自动编码器，利用3nm工艺实现了高能效的生成式AI推理。
ISSCC 2025Session 23Other28nm CMOS
Nebula: A 28nm 109.8TOPS/W 3D PNN Accelerator Featuring
Adaptive Partition, Multi-Skipping, and Block-Wise Aggregation
该论文提出了一款名为Nebula的28nm工艺3D点云神经网络(PNN)加速器，通过自适应分区、多跳过和块聚合技术，实现了109.8TOPS/W的高能效。解决了点云处理中计算复杂度和冗余距离计算的问题。
▸提出自适应分区机制，根据点云密度动态划分区域，减少无效计算。
▸设计多跳过算法，利用标志掩码跳过冗余距离计算，提升效率。
109.8TOPS/W
ISSCC 2025Session 23Other
EdgeDiff: 418.4mJ/Inference Multi-Modal Few-Step Diffusion Model Accelerator with Mixed-Precision and Reordered Group Quantization
Sangjin Kim, Jungjun Oh, Jeonggyu So, Yuseon Choi, Sangyeob Kim,
本文提出EdgeDiff，一种专为少步扩散模型设计的多模态加速器，通过混合精度和重排序组查询技术，在边缘设备上以418.4mJ/推理的低能耗实现高质量图像生成，解决了传统扩散模型计算和内存访问成本高的问题。
▸针对少步扩散模型（FSDM）定制硬件架构，将去噪步骤减少至1-4步，大幅降低计算和内存访问开销。
▸采用混合精度计算和重排序组查询策略，在保持图像质量的同时进一步优化能效。
Dongseok Im, Gwangtae Park, Hoi-Jun Yoo KAIST, Daejeon, Kore 418.4mJ/Inference
ISSCC 2025Session 23Other
HuMoniX: A 57.3fps 12.8TFLOPS/W Text-to-Motion Processor with Inter-Iteration Output Sparsity and Inter-Frame Joint Similarity
Jaehoon Heo, Adiwena Putra, Sungwoong Yune, Jieon Yoon, Hangyeol Lee,
本文提出HuMoniX，一种面向文本到运动生成任务的专用处理器，通过利用迭代间输出稀疏性和帧间关节相似性，实现了57.3fps的帧率和12.8TFLOPS/W的能效，解决了传统运动生成速度慢、功耗高的问题。
▸提出迭代间输出稀疏性技术，利用扩散模型去噪过程中输出数据的稀疏性减少计算量。
▸利用帧间关节相似性，通过重用相邻帧的关节信息降低冗余计算和内存访问。
Jihoon Kim, Joo-Young Kim KAIST, Daejeon, Korea Recently, 3D 57.3fps, 12.8TFLOPS/W
ISSCC 2025Session 13Other
A Via-Programmable DNN-Processor Fabrication Toward 1/40th Mask Cost
Jaewon Shin, Rei Sumikawa, Dongzhu Li, Mototsugu Hamada, Atsutake Kosuge
该论文提出了一种基于通孔可编程神经元阵列（VPNA）的单掩模可定制制造方案，用于低功耗DNN处理器，旨在解决传统ASIC掩模成本高昂的问题，将掩模成本降低至1/40。
▸提出通孔可编程神经元阵列（VPNA），通过单一掩模定制实现多种DNN架构，大幅降低制造成本。
▸采用单掩模定制化制造方案，适用于可穿戴AI-IoT设备，兼顾低功耗与灵活性。
University of Tokyo, Tokyo, Japan
JSSC 期刊论文
全部 1620 篇 →
JSSC 2025 第1期
A 200 256 GS s Current Mode 4 Way Interleaved Sampling Front End With Over 67 G
提出一种200GS/s电流模式四路交织采样前端，性能超过67GHz。
JSSC 2025 第1期
A 3 nm FinFET 43 GHz 211 Mb mm2 Double Pumping 1 Read and 1 Write Psuedo 2 Port
一篇关于3nm FinFET工艺下43GHz 211Mb/mm²双泵伪双端口存储器的JSSC论文。
JSSC 2025 第1期
A Monolithic 105 W mm2 600 MHz Top Metal and C4 Planar Spiral Inductor Based In
该论文提出了一种基于顶层金属和C4平面螺旋电感的单片105 W/mm²、600 MHz电感器设计。
JSSC 2025 第1期
A Proactive Droop Mitigation Technique Using Dual Proportional Derivative Contr
采用双比例微分控制的主动下垂缓解技术
JSSC 2025 第1期
Design Agnostic Distributed Timing Fault Injection Monitor With End to End Desi
设计无关的分布式时序故障注入监测器，支持端到端设计
JSSC 2025 第1期
Table of Contents
无摘要
JSSC 2025 第2期
A 12 nm High Density Energy Efficient 1 Mb 2R2W Scratchpad With Local Blocks fo
12纳米工艺下高密度能效1Mb 2R2W Scratchpad存储器设计
JSSC 2025 第2期
A 176 mW 355 fps Electrical Impedance Tomography System With a Simple Time to D
一款低功耗高帧率的电阻抗成像系统
JSSC 2025 第2期
A 18 V GPIO With Design Technology Reliability Co Optimization in Sub 3 nm GAA
一篇关于在3纳米以下GAA技术中优化18V GPIO设计与可靠性的JSSC论文
JSSC 2025 第2期
A Double Pulse Overlapping Laser Diode Driver With Minimum 100 ps Pulse for LiD
一种用于LiD的最小100 ps脉冲双脉冲重叠激光二极管驱动器
JSSC 2025 第2期
A PNP Based Temperature Sensor With Continuous Time Readout and 01 C 3 Inaccura
基于PNP的连续时间读出温度传感器，精度达0.1°C。
JSSC 2025 第2期
A VCF Step Reconfigurable Continuously Scalable Conversion Ratio Switched Capac
一种可重构连续可调转换比的开关电容转换器
JSSC 2025 第2期
An Energy Efficient High Resolution kT C Noise Canceled Pipelined SAR Capacitan
一篇关于高分辨率kT C噪声消除流水线SAR电容的能效优化的JSSC论文
JSSC 2025 第2期
Background Noise and Process Variation Tolerant Sub Microwatt Keyword Spotting
提出一种抗背景噪声和工艺变化的亚微瓦级关键词检测技术
JSSC 2025 第2期
Mixed Order Correlated Dual Loop Sturdy MASH CT Modulator With Distributed Sign
提出一种混合阶相关双环稳健MASH连续时间调制器，采用分布式符号技术。
JSSC 2025 第2期
Table of Contents
无摘要
JSSC 2025 第3期
AAD-KWS A Sub- μW Keyword Spotting Chip With an Acoustic Activity Detector Embed
提出一种亚微瓦级关键词检测芯片，集成声学活动检测器以降低功耗并提高准确性。
JSSC 2025 第3期
A 112-Gbs 82-dBm Sensitivity 4-PAM Linear TIA in 16-nm CMOS With Co-Packaged Ph
16nm FinFET CMOS工艺下112Gb/s 4-PAM线性TIA，支持下一代数据中心光接收器。
JSSC 2025 第3期
A Threshold-Based Bioluminescence Detector With a CMOS-Integrated Photodiode Arr
一种基于阈值的生物发光检测器，采用CMOS集成光电二极管阵列，用于可摄入电子胶囊的生物化学检测。
JSSC 2025 第3期
An Efficient Deep-Learning-Based Super-Resolution Accelerating SoC With Heterogen
提出一种高效深度学习超分辨率加速SoC，用于移动平台图像重建。
JSSC 2025 第3期
Guest Editorial 2022 Custom Integrated Circuits Conference T HIS Special Issue o
2022年CICC会议论文集，涵盖定制IC设计领域的最新进展，线上线下结合成功举办。
JSSC 2025 第3期
Solid-State dToF LiDAR System Using an Eight-Channel Addressable 20-WCh Transmit
提出一种全固态直接飞行时间激光雷达系统，结合发射端和接收端的创新设计，实现低功耗、高距离分辨率和可重构空间分辨率。
JSSC 2025 第3期
The IEEE J OURNAL OF SOLID -STATE CIRCUITS is published by the IEEE Solid-State
IEEE JSSC期刊论文分析请求未提供具体论文内容，无法生成有效分析结果。
JSSC 2025 第4期
A 2000 volumes s 3 D Ultrasound Probe With Monolithically Integrated 23 23 mm 4
一款具有单片集成23×23mm4的2000体积/秒3D超声探头
JSSC 2025 第4期
A 32 Gb s 036 pJ bit 3 nm Chiplet IO Using 25 D CoWoS Package With Real Time an
介绍了一种采用3nm工艺和25D CoWoS封装的32Gb/s芯片间IO技术。
JSSC 2025 第4期
A 47 to 53 Gb s Fault Injection and Side Channel Attack Resistant AES 256 Engin
本文提出了一种抗故障注入和侧信道攻击的47至53 Gb/s AES 256引擎。
JSSC 2025 第4期
A 65 nm Humanoid Robot System on Chip Using Time Domain 3 D Footstep Planning a
一篇关于65纳米人形机器人系统芯片的IEEE JSSC论文，涉及时间域3D脚步规划。
JSSC 2025 第4期
A 973 dB SNR Bioimpedance AFE With 84 dB THD Segmented M Sinusoidal Current Gen
一款具有973 dB SNR和84 dB THD的分段正弦电流生成生物阻抗前端电路。
JSSC 2025 第4期
A Monolithic 57 A mm2 91 Peak Efficiency Scalable Multistage Modular Switched C
一款单片集成的高效可扩展多级模块化开关转换器，峰值效率达91%。
JSSC 2025 第4期
A Recursive N Path Switched Capacitor Rectifier for Piezoelectric Energy Harves
一种用于压电能量收集的递归N路径开关电容整流器