2015

本文探讨了硅技术在数据驱动世界中的核心作用，并指出随着工艺节点逼近亚10nm，传统缩放面临挑战。论文提出了可能的解决方案和未来发展方向，以延续硅技术的性能提升。

这篇ISSCC 2015的杰出演讲回顾了IC设计在实现低成本、高性能计算与无线通信设备方面的巨大成就，并展望了未来IC设计创新的方向，强调了集成与系统级设计的重要性。

本文回顾了从5微米到5纳米工艺的模拟CMOS技术发展历程，重点讨论了物联网和智能手机等低功耗应用对模拟电路设计的挑战与演进。

该论文提出了一种用于模块化智能手机的非接触式接口，通过双传输线耦合器和电磁耦合技术，在5mm距离内实现6Gb/s的数据传输速率和6pJ/b的能效，解决了模块间高速、低功耗无线连接的问题。

该论文提出了一种基于FSK调制的塑料波导通信链路，采用40nm CMOS工艺实现，旨在解决毫米波频段自由空间路径损耗过高的问题。通过使用低成本的塑料波导作为定向信道，实现了高数据率传输。

该论文提出一种混合NRZ/多音调串行数据收发器，用于多分支内存接口，在40nm CMOS工艺下实现7.5mW功耗和7.5Gb/s数据率，解决了多分支总线中的带宽和功耗挑战。

该论文提出了一种用于多分支内存接口的5.8Gb/s自适应积分双二进制DFE接收器。通过积分双二进制均衡器结合DFE抽头消除码间干扰，并采用基于SS-LMS的自适应算法实现精确均衡，解决了高速低延迟数据访问中的信号完整性挑战。

该论文提出了一种采用不等化MM-CDR的2.5-10Gb/s串行链路，在14nm三栅极CMOS工艺中实现，解决了在先进逻辑工艺中实现模拟功能的挑战，并实现了5.9pJ/b的高能效。

该论文在14nm FinFET工艺中实现了一种连续时间线性均衡器(CTLE)，采用可编程有源峰值晶体管阵列来控制高频增益峰化，并高效接口到电流求和级（用于决策反馈均衡器的系数叠加），实现了16Gb/s的数据速率和2mW/Gb/s的功耗效率。

该论文提出了一种全数字的PVT不敏感注入锁定时钟乘法器，工作频率为6.75-8.25GHz，功耗仅2.25mW，实现了190fsrms的集成抖动。通过全数字技术解决了传统注入锁定振荡器对工艺、电压和温度变化敏感的问题。

本文提出了一种使用近地预失真开关电容环路滤波器的宽带分数N环形PLL，解决了在低电源电压下相位插值器线性度和噪声受限的问题。通过相关双采样技术，该滤波器有效维持了电荷泵的输出性能，实现了低抖动和精细频率分辨率。

该论文提出了一种在32nm SOI CMOS工艺中实现的13.1至28GHz分数-N锁相环（PLL），通过引入ΔΣ噪声消除方案来抑制分数-N合成中的确定性噪声分量，从而在宽调谐范围内生成干净的时钟信号，适用于可重构无线电和雷达等噪声敏感应用。

该论文提出了一种基于时分扩频码的多通道fNIRS集成电路，用于便携式功能性脑成像，解决了现有脑监测技术（如CT和MRI）昂贵且不便携的问题，实现了15pW可检测灵敏度。

本文提出了一款用于荧光寿命成像的256×512图像传感器，其像素采用2-Tap True-CDS锁相结构，实现了10.8ps的时间分辨率。该传感器解决了传统CCD和SPAD在时间分辨荧光寿命测量中的分辨率与阵列尺寸限制问题。

本文提出一种基于时间相关单光子计数（TCSPC）的传感器，集成14GS/s直方图时间数字转换器（TDC），用于超快光波形记录。解决了传统TCSPC系统中速度与集成度的瓶颈，适用于激光雷达、3D成像和光学显微镜等应用。

该论文提出了一种多通道神经记录放大器系统，采用基于CMOS反相器的运算跨导放大器（OTA）并通过共模反馈（CMFB）技术，实现了90dB的共模抑制比（CMRR），有效抑制了来自电源线或肌电信号的共模干扰，解决了多通道神经记录中高共模干扰的问题。

该论文提出了一种多模态CMOS传感器阵列，用于细胞基分析和药物筛选。通过集成电学、光学等多种传感模式，实现了对细胞生理活动的实时、高通量监测，解决了传统药物筛选方法效率低、无法个性化评估的问题。

该论文提出了一种基于超声波的集成系统用于精确测量体脂成分，解决了传统阻抗测量法受皮肤湿度、代谢活动等因素影响而精度不足的问题。通过超声波直接测量脂肪和肌肉层厚度，实现了更准确的体脂评估。

本文提出一种0.518mm²的准电流模式滞环降压DC-DC转换器，采用0.35µm BCDMOS工艺，实现了3µs的负载瞬态响应。该设计通过创新的准电流模式控制，解决了传统电流模式滞环控制器中瞬态响应与RC网络时间常数之间的固有权衡问题，实现了面积高效和快速响应。

提出一种4相时间控制降压转换器，通过时间域控制取代传统PWM调制，在简化控制的同时实现高效率和低静态电流，解决了多相转换器设计复杂性和滞环控制非线性问题。

该论文提出了一种用于植入式生物医学系统的PWM降压转换器，采用模拟-数字混合控制技术，在45µA至4mA的宽负载范围内实现了超过80%的功率转换效率，解决了传统PFM转换器开关噪声不可预测的问题。

该论文提出了一种无电容、单电感、4通道全数字集成DC-DC LED驱动器，实现了7.5W输出功率和96%的效率。它旨在减少固态照明的物料清单并增加功能，克服了现有方案中分立元件多或外部无源器件多的问题。

本文提出一种基于误差控制的单电感10输出DC-DC降压转换器，通过自适应控制降低轻载下的开关损耗，解决了传统SIMO转换器轻载效率低和交叉调节问题。

本文提出了一种输出独立栅极驱动控制的单电感多输出（SIMO）DC-DC buck转换器，解决了宽输出范围（1.2-3.3V）下效率显著下降的问题，实现了90%的峰值效率。

该论文提出了一种具有Q调制能力的电源管理ASIC，用于提高电感耦合无线功率传输的效率，解决了接收线圈负载变化导致效率下降的问题。

该论文提出了一种用于生物植入设备的无线功率传输系统，通过使用初级均衡器来扩展耦合和负载范围，解决了因线圈耦合变化和负载变化导致的整流器输出电压不稳定的问题。

该论文提出了一种完全集成的6W无线功率接收器，工作在6.78MHz磁共振耦合频段，适用于便携电子设备和医疗植入物等应用。解决了宽范围功率传输和多设备同时充电的问题，符合A4WP标准。

本文提出一种基于接收器基FLL（RBFLL）的2.4GHz多通道OOK接收器，通过AFC初始调谐后关闭以降低功耗，并由RBFLL补偿频率误差，实现了227pJ/b的能效和-83dBm的灵敏度，适用于物联网应用。

该论文提出了一款面向物联网应用的超低功耗全集成蓝牙低功耗（BLE）/IEEE802.15.4/私有协议射频SoC。其接收功耗仅3.7mW，发射功耗4.4mW，并采用基于ADPLL的快速频率跳变技术实现高效频率合成。

本文提出一款功耗仅10mW的蓝牙低功耗收发器，集成了片上匹配网络，解决了无线传感器节点在低功耗、抗干扰和小尺寸之间的权衡问题。通过采用LO运行在接收频率以下或等于接收频率的架构，降低了LO生成和分布的功耗。

该论文提出一款功耗仅6.3mW的蓝牙低功耗（BLE）收发器，通过重用片上匹配网络同时实现接收端的镜像抑制滤波和发射端的谐波抑制滤波，从而减少面积和功耗，适用于物联网可穿戴设备。

本文提出了一种采用双IF多N路径架构的2.4GHz唤醒接收器，在65nm CMOS工艺中实现，解决了低功耗无线传感器网络中的高灵敏度与干扰抑制问题。该接收器在0.5V单电源下实现了-97dBm的灵敏度（10kb/s，10^-3 BER），具有低数据速率和强干扰耐受能力。

本文设计了一款600μW的蓝牙低功耗（BLE）前端接收机，采用0.13μm CMOS工艺，旨在满足能量采集供电的无线传感器和体域网应用。通过利用BLE标准中更宽的信道间隔和宽松的阻塞容差，实现了极低功耗的接收机架构。

该论文提出了一种用于极低占空比无线传感系统的2.4GHz发射机，通过超低泄漏设计实现了亚400pW的待机功耗，并在发射时达到+10dBm输出功率和43.7%的系统效率，解决了能量采集系统中待机功耗过高的问题。

该论文提出了一种基于中频正交反向散射技术的5.8GHz射频供电收发器，实现了113μW的32-QAM发射机，解决了传统多级调制收发器功耗高的问题。

提出一种采用软注入锁定技术的全可综合分数-N PLL，面积仅0.048mm²，功耗3mW。解决了传统分数-N PLL需要时间数字转换器（TDC）而不利于数字综合流程的问题，实现了低功耗小面积的全数字设计。

该论文提出了一种基于振荡器崩溃的物理不可克隆函数（PUF），在40nm CMOS工艺中实现了低于10^-8的误码率（BER），用于鲁棒的芯片认证。通过利用振荡器崩溃现象，该PUF能够生成唯一且稳定的芯片响应，解决了传统PUF在环境变化下可靠性低的问题。

该论文提出了一种静态物理不可克隆函数（PUF）用于安全芯片识别，通过利用本地工艺变化生成芯片特有的密钥，解决了芯片伪造和轻量级认证中的安全问题。实现了低于2%的原生比特不稳定性，并显著提高了能效。

提出一种采用参考倍乘时间数字转换器的5GHz数字分数N锁相环，实现了-95dBc参考杂散和9.5mW功耗，解决了传统DPLL中量化噪声高和模块噪声要求严格的问题。

该论文提出了一款在16nm FinFET CMOS工艺中实现的分数N全数字锁相环（ADPLL），工作频率范围为0.25至4GHz，集成抖动仅为1.22ps。利用FinFET器件作为数字开关，克服了其模拟线性特性差的限制，实现了高性能和快速锁定的PLL。

该论文提出了一种全数字电源传输监测器，用于分析28nm双核ARM Cortex-A57集群中的交流电源噪声问题，旨在解决高电流密度和电源约束下的系统可靠性挑战。

本文提出一种原位传感技术，用于在SRAM寄存器文件中直接测量PMOS晶体管的阈值电压退化，从而感知负偏置温度不稳定性（NBTI）老化效应。该技术能够在现场工作，并对温度和电压变化具有鲁棒性，为动态可靠性管理（DRM）提供基础。

本文提出了一种面积为0.009mm²、功耗2.06mW、频率范围32-2000MHz的二阶ΔΣ模拟bang-bang数字锁相环（PLL），通过前馈延迟锁定和相位环路实现宽频率范围和低功耗。该设计针对先进工艺下模拟PLL面临的挑战，采用全数字方式替代传统模拟PLL。

本文提出了一种采用亚采样技术的全数字分数-N频率合成器，解决了传统TDC分辨率限制导致的ADPLL噪声性能差的问题。实现了-111dBc/Hz的带内相位噪声和-242dB的FOM。

该论文提出了一种采用28nm CMOS工艺的连续时间(CT)多级噪声整形(MASH)ΔΣ调制器，实现了85dB动态范围、74.6dB SNDR和50MHz带宽。针对传统MASH架构中模拟与数字传输函数不匹配导致的量化噪声泄露问题，采用CT SMASH架构有效避免了该问题，在保持稳定性的同时提升了性能。

本文提出了一种采用自耦合噪声注入技术和残余ELD补偿的连续时间ΔΣ调制器，实现了4.5mW功耗、2.2MHz带宽和90.4dB SNDR，解决了高分辨率低功耗设计中架构复杂度和面积问题。

该论文提出了一种具有115dB动态范围和-61dBFS带外噪声的音频DAC，解决了带外噪声引起的放大器摆率、混叠以及交叉调制等问题，从而改善了音频带内的噪声和失真性能。

该论文提出了一款0.8V 10位80kS/s的逐次逼近型模数转换器（SAR ADC），通过占空比控制参考电压生成技术，解决了低功耗传感器系统中参考电压生成器（RVG）的挑战，实现了2.4fJ/转换步的高能效。

该论文提出了一种基于随机相位插值的时数转换器(TDC)，在0.6V低电压下实现了1.17ps的高分辨率，且具有PVT容忍性和可综合性。它解决了传统TDC因延迟单元变化和失配导致的性能受限问题，同时避免了高功耗和大面积开销。

本文提出了一种12位250MS/s的流水线ADC，采用虚拟地参考缓冲器（Virtual Ground Reference Buffer）技术，解决了传统高速高精度流水线ADC中运算放大器功耗过高的问题。该设计在不依赖数字校准的情况下，实现了低功耗高性能的模数转换。

本文提出了一款14位35MS/s的逐次逼近寄存器型模数转换器（SAR ADC），采用40nm CMOS工艺，通过环路嵌入式输入缓冲器技术实现了75dB SNDR和99dB SFDR。该设计解决了高分辨率SAR ADC中输入缓冲器线性度不足的问题，在保持低延迟的同时达到了高性能。

本论文提出一款基于BiCMOS工艺的14位500MS/s开关电流流水线ADC，实现了90dB SFDR，用于多载波基站接收路径。通过开关电流技术克服时间交错ADC的失配问题，提高了集成度和线性度。

提出了一种超薄柔性CMOS应力传感器，并演示于自适应机器人抓手上，解决了机械应力对信号处理电路压阻效应的影响问题。

本文提出了一种基于嵌入式薄膜分类器的大型面积图像传感与检测系统，解决了大型面积电子（LAE）中因器件性能低和可变性高而无法实现复杂功能的问题，从而避免将数千个传感器信号全部连接到传统CMOS IC。

该论文提出了一种基于非晶铟镓锌氧化物薄膜晶体管工艺的柔性NFC标签，可在低于250°C的温度下直接加工在聚酯基底上，旨在实现低成本、低功耗的物联网通信。通过商用USB阅读器设备在13.56MHz频率下为标签供电，解决了传统硅基NFC标签在柔性应用中的成本和工艺兼容性问题。

该论文提出了一款能量自给自足的发热警报臂带，集成了柔性太阳能电池、压电能量采集器、有机FET电路、温度传感器和扬声器，实现了无需电池或定期充电的连续体温监测与警报功能。解决了可穿戴医疗设备对机械柔性、无线接口和能量自主性的关键需求。

本文提出了一种采用28nm CMOS工艺的NEMS阵列控制集成电路，用于亚阿克级质量传感应用。该芯片解决了NEMS传感器在高频（10MHz-1GHz）和高驱动电压（1V-10V）下的驱动电子挑战，通过NEMS/CMOS共集成实现高灵敏度质量检测。

该论文提出了一种双面CMOS-CNT生物传感器阵列，采用无焊盘结构，便于在医疗环境中进行裸片测量。解决了传统CMOS-CNT传感器中键合焊盘间电短路问题，简化了CNT涂层工艺。

该论文提出了一种20V、8.4W、20MHz的四相GaN DC-DC转换器，采用了全片上双SR自举GaN FET驱动器，实现了4ns的快速导通时间，解决了传统高压栅极驱动器传播延迟大的问题。

本文提出了一种在GaN MMIC技术中单片集成GaN MEMS谐振器的1GHz振荡器，解决了将高Q MEMS谐振器与标准电路技术集成的问题，实现了低相位噪声的振荡器。

该论文提出了一种基于结晶In-Ga-Zn氧化物FET的128kb 4b/cell非易失性存储器，通过Vt取消写入方法解决了多值存储中的阈值电压波动问题，适用于低功耗、高速度的工作存储器需求。

本文提出了一种用于低功耗移动头戴显示（HMD）应用的3D堆叠注视激活对象识别系统，解决了传统HMD用户界面缺乏智能性和隐私问题。该系统通过注视激活交互和高效的对象识别算法，实现了2.71nJ/pixel的极低能耗。

本文提出了一款用于图像识别的异构多核SoC，集成了基于颜色的物体分类加速器，实现了1.9TOPS的性能和564GOPS/W的能效，旨在满足高级驾驶辅助系统（ADAS）对实时多任务识别和高检测率的需求。

本文提出一种超低功耗物体识别处理器，工作在0.5V电压下仅消耗54µW功耗。通过几何词汇树结构实现93.5%的识别准确率，并采用数据库压缩技术减少47.5%的存储开销，解决了物联网应用中连续视觉处理的高功耗与有限电池容量之间的矛盾。

本文提出了一种矩阵乘法ADC，将机器学习分类器的特征提取和分类合并为一个矩阵运算，直接在数据转换过程中实现分类，从而减少所需的乘法次数。该方法针对嵌入式传感系统中信号分析复杂的问题，利用数据驱动的机器学习替代传统解析模型。

本文实现了一款28nm CMOS工艺的4K H.265/HEVC视频编解码芯片，核心面积仅2.16mm²，能效达到0.5nJ/Pixel。该芯片集成了H.265和H.264双标准编解码器，适用于多格式智能手机应用，解决了超高清视频实时编解码的高功耗和面积挑战。

该论文提出了一种用于4×4 256-QAM MIMO系统的MMSE-非二进制LDPC迭代检测-解码器，在65nm CMOS工艺下实现了2.4mm²面积和130mW功耗，通过软输入软输出检测与解码的迭代交换软信息，降低了可靠传输所需的信噪比。

该论文提出一种支持超过20MHz带宽的可重构接收机，通过射频、模拟/混合信号和数字域的自干扰消除(SIC)技术，解决传统的SIC带宽受限（仅几MHz）问题，实现同信道全双工(SC-FD)通信，达到所需的>100dB自干扰抑制。

本文提出一种用于带内全双工无线通信的自干扰抵消接收机，解决了发射机泄露到接收机的强自干扰问题。该接收机在抵消强干扰的同时实现了低失真特性，从而支持同时同频的全双工通信。

本文提出一种可重构SDR接收机架构，通过增强前端频率选择性，支持带内和带间载波聚合。该架构允许根据信号场景配置不同的滤波轮廓，从而在存在多种期望和非期望信号的宽频率范围内保持高动态范围。解决了未来无线通信中多频带聚合带来的动态范围挑战。

该论文提出了一种工作在2.7-3.7GHz的快速干扰检测器，利用压缩采样和正交模拟-信息转换器技术，旨在解决频谱共享场景中的快速干扰检测问题。通过降低采样率，实现了高效的干扰感知，为动态频谱接入提供了关键技术。

该论文提出了一种具有热载流子注入（HCI）修复功能的60GHz CMOS收发器。通过HCI修复技术，能够恢复发射机输出功率并延长器件寿命，解决了CMOS器件退化导致的可靠性问题。

该论文提出了一种用于室内定位的实时采样接收器，采用时间扩展方法实现了20GS/s的采样率和1.9mm的定位精度。解决传统IR-UWB接收机在时间分辨率上的限制。

本文提出了一款在28nm CMOS工艺上实现的79GHz二进制相位调制连续波雷达收发机，解决了收发之间的泄露问题。

本文提出了一种11/1高电压转换比的开关电容DC-DC转换器，用于AC-DC应用中的次级转换，解决高电压转换比下的效率问题。该转换器在轻载下实现94.7%的效率，输出3.3V、100mW。

本文提出了一种适用于光伏能量收集的三模式数字降压转换器，能够处理从50nW到10mW的宽输出功率范围。通过自跟踪零电流检测技术，实现了高效的能量转换，解决了低功耗应用中宽负载范围下的效率问题。

本文提出了一种可变转换比的三相谐振开关电容转换器，通过使用1.1nH的电感实现高效能量转换。该转换器在0.91W/mm²的功率密度下达到了85%的效率，适用于移动计算等单片集成应用。

该论文提出了一种前馈控制的片上开关电容电压调节器，在32nm SOI CMOS工艺中实现了10W的功率输出。通过采用深沟槽电容器和创新的控制方法，解决了高功率密度、高效率与快速响应时间之间的权衡问题。

该论文提出了一种123相环形开关电容DC-DC转换器，具有快速动态电压缩放（DVS）功能，专为微处理器设计。通过对称环形结构围绕负载供电，解决了便携式设备中高效、多相集成电源转换的问题。

该论文提出了一种2/3相全集成开关电容DC-DC转换器，采用体CMOS工艺，旨在解决无线供电系统中整流后高电压（>2V）与数字电路所需低供电电压（<700mV）之间的转换间隙，从而实现高效能量传输，适用于可穿戴设备、生物医学植入物等节能数字电路。

本文提出了一种用于电磁振动能量采集器的接口IC，通过导通角控制的最大功率点跟踪技术实现高效的AC-DC转换。该电路利用滞环输入电压控制的电感式DC-DC升压转换器，并从采集器电压本身提取所有控制信号，无需额外传感器，从而简化系统设计。

本文提出了一种适用于物联网的可重构电荷泵能量收集器，通过二维最大功率点跟踪（MPPT）技术，实现了0.45V至3V的宽输入电压范围，解决了传统单转换比电荷泵因输入范围窄导致的电荷再分配损失问题。

本文提出一种500nW无电池集成静电能量收集接口，基于DC-DC转换器，可处理高达60V的输入电压，并集成最大功率点跟踪（MPPT）和冷启动功能，解决了无线传感应用中电池寿命与系统尺寸、功耗之间的权衡问题。

该论文提出了一种能量回收型三开关单电感双输入升降压DC-DC转换器，用于环境能量收集系统，实现了光伏模块与电池之间的高效能量管理。该转换器通过创新的拓扑结构和控制策略，达到了93%的峰值转换效率。

该论文提出了两种用于体域通信的收发器：一种79pJ/b 80Mb/s的全双工收发器，另一种42.5µW 100kb/s的超再生收发器，分别满足高速多媒体数据传输和低功耗生理信号监测的需求。通过优化电路设计和利用人体作为通信信道，解决了传统空气信道通信能效低和人体通信带宽受限的问题。

该论文提出了一款总功耗仅为3nW的信号采集集成电路，集成了一个NEF为2.1的放大器和能效为1.5fJ/conv-step的ADC，解决了自主传感器在nW级功率预算下的信号采集难题。

该论文提出了一款6.45µW自供电物联网SoC，集成了能量收集电源管理和超低功耗非对称无线电，解决了大规模物联网节点电池更换成本高和可扩展性差的问题。

该论文提出了一种微流控-CMOS集成平台，包含3D电容传感器和全集成收发器IC，用于掌上型介电谱测量。通过定量测量材料的复相对介电常数随频率的变化，实现了无标记、非破坏性的实时监测，适用于结构生物学、发酵监控、食品安全和临床诊断等领域。

该论文提出了一种便携式微气相色谱系统，用于检测挥发性有机化合物，灵敏度达到15ppb，旨在解决非侵入性肺癌早期诊断中难以检测小尺寸异常组织的问题。

该论文提出了一种基于CMOS技术的智能检测系统级芯片（SoC），用于快速血液筛查测试以预测疾病风险。解决了传统酶联免疫吸附试验（ELISA）检测耗时长、成本高的问题，适用于资源有限地区的即时筛查。

本文提出一种用于智能植入式透镜的高精度眼压传感器，可同时监测昼夜节律和心脏搏动引起的眼压变化。该传感器实现了0.036mbar的分辨率，旨在解决青光眼患者日常眼压波动检测不足的问题。

提出了一款16通道非侵入性患者特异性癫痫发作起止检测SoC，集成通道复用模拟前端和脉冲电压经颅刺激，解决了现有癫痫检测SoC缺乏患者特异性、通道数少、无法检测发作终止且侵入性高的问题。

该论文提出了一种可穿戴的多模态生理监测系统，同时采集脑电图(EEG)、血氧脑电图(HEG)和心率变异性(HRV)信号，并实时监测经颅电刺激(tES)参数，用于心理健康管理。解决了传统心理健康监测设备体积大、无法在刺激过程中同步监测生理反馈的问题。

该论文提出了一种25Gb/s的突发模式接收器，用于快速可重构光网络，解决了现有光开关技术（如MEMS）重构时间慢（毫秒级）的问题，实现了纳秒级重构。

该论文提出了一种在28nm CMOS和SOI平台上实现的25Gb/s混合集成硅光子收发器，解决了高速光互连中的功耗和集成度问题。通过将硅光子器件与CMOS电子电路混合集成，实现了低功耗、高速率的数据传输。

本文提出一种4-11GHz注入锁定四分之一速率时钟方案，用于自适应光学接收机，在28nm FDSOI工艺中实现153fJ/b的能效，解决了注入锁定振荡器锁定范围窄的问题。

提出一种24Gb/s、0.71pJ/b的硅光子源同步接收器，通过自适应均衡和微环波长稳定技术，解决高速光互连中的能耗和波长稳定性问题。

该论文提出了一种基于WDM环的4×20Gb/s混合CMOS硅光子收发器，解决了短距离光链路中高带宽和低成本的需求。通过集成硅光子器件和CMOS电子电路，实现了高聚合收发器带宽。

本文提出一种25Gb/s、4.4V摆幅的交流耦合硅光子微环发射器，集成了2-tap非对称前馈均衡和动态热调谐技术，解决了高数据率下微环调制器的非线性和热稳定性问题，实现了低功耗、高速的WDM光互连。

该论文提出了一种采用0.13μm SiGe BiCMOS工艺的四通道25.78Gb/s重定时器IC，用于光链路。它解决了多通道高速光链路中无需外部时钟的重定时问题，通过集成参考时钟-less的时钟数据恢复（CDR）电路，实现了高密度、低功耗的收发器。

本文提出了一款24-35Gb/s四通道VCSEL驱动芯片，集成了多速率无参考时钟的时钟数据恢复电路。该芯片采用双环混合CDR结构，实现了宽调谐范围的多速率操作，解决了高密度光互连中多VCO占用面积大的问题。

该论文提出了一种基于1310nm波长的3D集成硅光子马赫-曾德尔发射机，采用多级CMOS驱动器，总功耗仅275mW，实现了6dB的调制性能。旨在解决数据中心和高性能计算中高能效、低成本高速互连的需求。

该论文介绍了一款采用20nm高介电常数金属栅极工艺的异构移动SoC，集成了64位四核CPU和六核GPU，以满足高性能智能移动设备对计算和图形处理能力的迫切需求。通过异构架构和先进工艺，实现了高性能与高能效的平衡。

本文提出了一款用于光场应用的五视图深度估计处理器，能够以30fps的速度处理1920×1080全高清深度图，功耗仅为611mW。该芯片在深度精度与功耗之间提供了灵活的权衡，解决了主动传感方法分辨率有限和功耗高的问题。

本文介绍了一款高度集成的智能手机SoC，集成了异构八核CPU复合体，采用28nm high-κ metal-gate CMOS工艺制造，通过先进的高性能和低功耗技术，满足了智能手机对计算能力和电池续航的双重需求。

该论文讨论了密码学对集成电路设计带来的新挑战，包括在面积、功耗、吞吐量等传统优化目标与安全性之间的权衡，以及量子计算和后量子密码算法带来的计算需求，同时强调实现必须抵抗物理攻击，而防护措施会增加成本。

该论文提出了一种上下文感知的分层信息感知架构，用于实现超低功耗的语音活动检测（VAD）。通过根据语音活动状态动态调整处理层次，并在早期进行模拟特征提取和简单分类，显著减少了能量密集型的数字化和FFT计算，在90nm CMOS工艺下实现了6µW的总功耗。

该论文提出了一款基于CMOS退火技术的20k自旋Ising芯片，用于解决组合优化问题。通过将问题映射到Ising模型并执行基态搜索，实现了高效的近似求解。

该论文提出了一种使用电磁连接器的共享总线，用于卫星处理器系统，实现了6.5Gb/s的数据传输速率，并将系统尺寸和重量减少60%。解决了传统背板连接器难以超过2.5Gb/s信号传输的瓶颈问题。

本文提出了一种高度数字化的频率合成器，采用环形振荡器频率-数字转换和噪声消除技术，解决了数字分数N PLL中量化噪声和杂散性能较差的问题。

该论文提出了一种基于数字亚采样架构的ADC-PLL，利用电压域数字化实现低功耗低抖动频率合成。在65nm CMOS工艺中实现了2.2GHz振荡频率、4.2mW功耗和-242dB的FOM，解决了传统PLL功耗与噪声折中的问题。

该论文提出了一种具有隐式共模谐振的VCO拓扑，通过巧妙的设计实现了共模谐振而无需额外的电感，解决了传统VCO中由于差分对晶体管进入三极管区导致的品质因数退化问题。该设计在不增加面积和功耗的前提下，提升了VCO的相位噪声性能。

该论文提出了一种降低1/f噪声上变频的技术，应用于Class-D和Class-F振荡器，以改善近载波相位噪声性能。该技术避免了现有方案需要额外可调电感或恶化20dB/dec区域相位噪声的缺点。

该论文提出了一种320GHz锁相发射机，用于外差太赫兹成像系统，解决了太赫兹成像中因缺乏低噪声放大器而导致的灵敏度不足和照明源功率需求过大的问题。通过集成锁相环和功率放大器，实现了3.3mW的辐射功率和22.5dBm的等效全向辐射功率。

本文提出了一种采用被动缩放环路滤波器的65nm CMOS锁相环，工作频率范围为70.5至85.5GHz，有效解决了传统主动环路滤波器引入额外噪声的问题，实现了全集成且低相位噪声的毫米波频率合成器。

提出了一种2.4GHz 4mW的无电感RF整数N合成器架构，解决了接收机中最后一个电感问题。采用环形振荡器替代LC-VCO，实现了与传统LC振荡器相当的相位噪声和FOM，同时显著减小面积、降低耦合、拓宽调谐范围并支持多相位输出。

本文提出了一种在0.13μm CMOS工艺中实现的2.4GHz VCO，通过使用ISF操纵技术显著改善了近端相位噪声，在10kHz至2MHz偏移频率范围内实现了190dBc/Hz的FOM。该技术有效抑制了闪烁噪声对相位噪声的影响，满足了IEEE 802.11a/b/g等通信标准对低近端相位噪声的要求。

本论文提出一种基于FBAR（薄膜体声波谐振器）的频率参考，输出750MHz，工作在750mV电源下，功耗仅1.1mW，精度达到±3ppm。该设计旨在替代传统石英晶体振荡器，以满足新兴无线应用（如可穿戴设备和物联网）对低成本、小尺寸和晶圆级制造的需求。

本文提出一种基于全差分环形放大器的SAR辅助流水线ADC，解决了传统流水线ADC中功耗高、输出摆幅受限的问题。在1mW功耗下实现了71.5dB SNDR和50MS/s采样率，具有高能效特性。

该论文提出了一种利用冗余辅助背景误差检测与校正方案的13位SAR ADC，在6.4MS/s采样率下实现了5.5fJ/conv-step的能效，解决了高精度SAR ADC中DAC匹配限制和校准功耗高的问题。

本文提出一款用于10GBASE-T以太网的接收器，采用28nm CMOS工艺，支持800MS/s采样率和10b/13b双模式分辨率，以适应不同长度UTP电缆的性能需求，解决了长电缆下高信噪比与短电缆下低功耗的权衡问题。

该论文提出了一种2路时间交织的FATI SAR ADC，通过前端Flash ADC提供多比特MSB来提升子通道SAR ADC的转换速度，从而减少时间交织通道数。同时，论文实现了背景偏移和时序歪斜校准，利用SAR ADC代码中嵌入的时序信息进行校准，解决了时间交织架构中的通道匹配问题。

该论文提出了一种在65nm CMOS工艺下实现的6位5GS/s 4倍交织3位/周期SAR ADC，功耗仅为5.5mW。通过多比特处理和交织并行方案，解决了高速下晶体管尺寸缩放导致寄生效应增加和能效下降的问题。

本文提出了一款采用28nm CMOS工艺的5GS/s、150mW、10位无SHA流水线/SAR混合ADC，旨在满足宽带卫星和有线接收器对低功耗、高速中分辨率直接采样ADC的需求。通过混合架构和优化设计，在高速下实现了低功耗和高线性度。

该论文提出了一种基于2.6b/cycle架构的10位1.7GS/s 4倍时间交织SAR ADC，采用多步硬件退休技术来降低校准开销和功耗。通过优化单通道效率和交织结构，实现了15.4mW的低功耗和高速度。

该论文提出了一种用于电子稳定控制（ESC）的三轴陀螺仪，通过增强现有子系统的功能实现了低开销的连续安全监测，确保MEMS和电路故障能被及时标记，避免误判为有效信号。解决了汽车安全系统中对高精度和连续自检的需求。

本文提出了一种基于MEMS硅振荡加速度计与CMOS读出电路的设计，实现了1.2μg/√Hz的分辨率和0.4μg的偏置不稳定性。通过使用低功耗OTA和串联-并联反馈结构的减法器，有效降低了乘法噪声，并采用斩波技术消除闪烁噪声。

本文提出了一种三轴开环陀螺仪，通过解调相位误差校正技术降低偏移漂移，以满足消费电子领域对低噪声、低功耗和低成本的需求。该设计摒弃了传统闭环架构，采用开环方案并重点优化偏移稳定性。

本文提出了一种用于胎压监测的单芯片无线压力传感器，体积仅0.8mm³，精度达±0.68psi。该传感器集成了压力传感、无线通信和电源管理功能，解决了传统TPMS传感器体积大、功耗高的问题。

该论文提出了一种基于振铃衰减的读出电路，用于谐振传感器，通过测量谐振频率和品质因数，实现了低功耗（<80nJ）和高精度（30ppm）的传感。解决了传统振荡器读出电路功耗高、受寄生电容影响大且只能提供频率信息的问题。

该论文提出了一种全数字电容数字转换器（CDC），通过迭代延迟链放电技术实现0.7pF至10nF的宽电容测量范围，无需传统的模拟放大器或ADC，从而降低功耗和设计复杂度。适用于低功耗无线传感器系统。

本文提出了一种基于周期调制的电容数字转换器(CDC)，通过分段电荷转移等创新技术，实现了0.05mm²的超小面积和超过10倍的能量效率提升，解决了传统CDC面积大、能效低的问题。

该论文提出了一种基于热扩散率（TD）的温度传感器，通过VCO读出电路数字化电热滤波器中的热脉冲延迟，实现了小面积（4600μm²）、中等精度（1.5°C 3σ）和0.9kS/s的采样率，适用于微处理器片上温度监控。

该论文提出了一种200kS/s 13.5位集成磁通门差分磁数字转换器，通过过采样补偿环路解决了传统闭环磁通门读出电路带宽受限的问题，实现了nT级精度的磁场测量。

本文提出一款28Gb/s多标准串行链路收发器，采用28nm CMOS工艺，用于背板应用。通过14-tap自适应判决反馈均衡器（DFE）和5-tap前馈均衡器（FFE）补偿高达30dB的奈奎斯特损耗，避免了功耗高的模数转换器（ADC），实现了低功耗和面积高效。

本文提出一种多标准背板信号调理器，采用自适应模式匹配的36抽头判决反馈均衡器，支持0.3至28Gb/s的数据速率，并实现185fsrms的低抖动和40dB的信道损耗补偿。

本文提出了一款在20nm CMOS工艺下实现的0.5至32.75Gb/s灵活范围有线收发器，旨在解决FPGA中高速背板收发器的性能可扩展性、高可用性和灵活架构等关键问题。通过创新的接收机及时钟电路技术，满足了通信和存储系统对带宽日益增长的需求。

该论文提出了一种采用8位18GS/s DAC的36Gb/s PAM4发射机，解决了高速串行链路中信道、封装和芯片寄生效应带来的信号完整性问题。通过PAM4调制和高速DAC设计，实现了更高的数据传输速率。

本文提出一款采用14nm CMOS工艺的16-40Gb/s四分之一速率NRZ/PAM4双模式发射机，解决了高速SerDes中需要同时支持多种调制格式和宽频率范围的问题，避免了开发多个IP。

本文提出了一种10Gb/s混合ADC接收器，集成了3抽头模拟前馈均衡器（FFE）和动态使能的数字均衡器（DFE），解决了高速串行链路中的符号间干扰问题。通过32路时间交织架构和循环展开技术，实现了312.5MHz时钟下的10Gb/s操作。

该论文提出了一种7Gb/s快速开关嵌入式时钟串行链路收发器，实现了20ns的上电时间和740μW的关断功耗，旨在通过突发模式通信实现能量比例操作，降低数据中心和移动接口的功耗。

本文提出了一种采用自动相位校准的源同步收发器，在65nm CMOS工艺下实现了0.45-0.7V的低电压供电和1-6Gb/s的数据率。该设计通过自动相位校准技术克服了低电压下多相时钟生成对器件失配的敏感性，从而在宽电压范围内达到0.29-0.58pJ/b的高能效。

该论文介绍了IBM在22nm SOI工艺上设计的下一代System z微处理器，解决了高性能企业级计算中的功耗、频率和可靠性挑战。通过创新的电路设计和架构优化，实现了显著的性能提升和能效改进。

本文介绍了Oracle SPARC M7处理器，采用20nm工艺集成32个S4核心和64MB L3缓存，通过引入应用数据完整性、低延迟高吞吐片上网络和数据库分析加速器等特性，实现了相比前代SPARC M6超过3倍的商业应用吞吐性能提升。

该论文介绍了Oracle SPARC M7处理器的细粒度自适应电源管理系统，旨在最大化商业、云和大数据工作负载的性能，同时满足热和电气约束。系统通过毫秒到秒级的时间常数维持硅片温度在目标范围内，并确保电源电流低于阈值。

该论文介绍了一款基于12核1.8GHz 28nm Bulk CMOS 64b SoC的节能微服务器，专为大数据应用设计，集成了整个服务器主板功能。通过高密度封装和高效架构，实现了188K CoreMark的性能，解决了传统服务器功耗高、密度低的问题。

本文介绍了Intel Xeon E5-2600 v3处理器，采用22nm tri-gate CMOS工艺，集成18个双线程Haswell核心、45MB L3缓存、DDR4内存控制器和高速互连，实现了33%的性能提升。该处理器面向企业级服务器市场，解决了多核高性能与功耗效率的平衡问题。

该论文提出了一种面向大数据应用的可扩展深度学习/推理处理器，采用四并行MIMD架构，实现了1.93TOPS/W的高能效。针对深度学习训练中大规模迭代权重更新带来的计算与带宽瓶颈，该处理器通过并行架构和存储优化显著提升了性能。

该论文提出了一种在22nm Tri-Gate CMOS工艺中实现的自适应和弹性多米诺寄存器文件，通过原位时序裕度和错误容忍技术，有效应对工艺变化、电压降、温度和老化问题，实现了409GOPS/W的高能效。

该论文介绍了AMD的下一代移动加速处理单元（APU）Carrizo，它集成了四个Excavator处理器核心和八个Radeon图形核心，采用28nm HKMG平面双栅氧化层FET工艺，旨在优化功耗和面积效率。

本文提出了一种60V高压自归零与斩波精密运算放大器，采用800kHz交叠时钟和输入偏置电流修调技术，解决了高压CMOS工艺下运放失调电压漂移和1/f噪声问题。通过结合自归零和斩波技术，实现了高精度、低噪声的工业级性能。

本文提出一种用于电流检测的高压ΔΣ ADC，采用电容耦合高压斩波器实现±30V输入共模范围，结合相关双采样和系统级斩波将失调降至8µV，在5V单电源下达到110dB SNR，解决了传统ADC在高压电流监测中共模范围受限和精度不足的问题。

提出一种采用正交频率斩波技术的2通道电容耦合仪表放大器(CCIA)，实现了-83.2dB的低串扰和0.061mm²的小面积，解决了多通道传感应用中串扰与面积效率的权衡问题。

本文提出一种工作电压低至0.5V、功耗仅32nW的带隙基准电压源，旨在解决超低功耗系统中待机功耗过高和启动电压过高的问题，使系统能在更低输入电压下持续运行。

该论文提出了一种在28nm UTBB FD-SOI工艺中实现的前向体偏置调谐的450MHz Gm-C三阶低通滤波器。通过使用前向体偏置替代传统的电源电压调谐，解决了逆变器基Gm-C滤波器需要精细可控电源电压且消耗额外功耗的问题，在0.7-1V电源电压范围内实现了大于1dBVp的IIP3。

该论文提出了一种采用0.13µm工艺的全数字低压差稳压器，通过自适应控制和降低动态稳定性技术，实现了超宽动态范围内的电压调节。解决了传统LDO在宽负载电流范围下效率低、稳定性差的问题。

该论文提出了一种29nW的超低功耗带隙基准电路，通过创新的电路设计解决了传统BGR在低功耗下温度稳定性差的问题，实现了极低功耗下的精确电压参考。

本文提出一种数字辅助单点校准的CMOS带隙电压基准，用于燃油表等高精度应用。通过数字辅助校准技术，在单点校准条件下实现了±0.08%的3σ误差，显著提高了基准电压的精度。

本文提出一种37µW双模式晶体振荡器，仅使用单个晶体即可同时生成MHz和kHz时钟，从而消除无线传感器节点中通常需要的第二个晶体，降低成本和尺寸。该振荡器适用于单晶体无线电系统，解决了多晶体带来的面积和成本问题。

本文提出了一款1/1.7英寸20M像素背照式堆叠CMOS图像传感器，通过堆叠技术实现高分辨率、高速读出和低噪声，满足了慢动作拍摄和减少卷帘快门失真等新成像应用的需求。

本文提出了一款133Mpixel、60fps的CMOS图像传感器，采用32列共享的高速列并行SAR ADC架构，以实现8K超高清视频拍摄。该设计解决了高分辨率与高帧率之间的折中问题，为下一代广播系统提供了关键器件。

本文提出一种适用于移动和可穿戴设备的始终开启CMOS图像传感器，功耗仅45.5μW，帧率15fps。通过用单个CIS替代接近、环境光、指纹等多种传感器，降低了系统功耗、面积和成本，并支持手势识别、人脸识别等智能传感功能。

该论文提出一种基于压缩感知和5×3多孔径结构的单次200Mfps超高速CMOS图像传感器，解决了现有超高速相机帧率受限的问题。通过压缩采样和空间复用，实现了比传统方案高一个数量级的帧率。

该论文提出了一种用于运动捕捉的超低功耗视觉传感器，采用像素内非易失性模拟存储器，通过帧间差分实现运动检测，解决了传感器网络中功耗受限的问题。

本文提出了一种基于互电容触摸传感的模拟前端架构，支持240Hz报告率，并能同时识别多个具有不同属性的主动/被动触控笔。通过现有触摸控制器和AFE芯片验证了系统方案，并扩展至无线主动触控笔应用。

该论文提出了一种用于移动设备的3D触摸传感器，通过自举和关联双采样（BCDS）技术实现了低功耗和长距离感应，解决了传统触摸屏在移动设备中无法实现非接触式3D交互的问题。

该论文提出了一种采用电耦合谐振笔的压力敏感电容触摸系统，解决了传统电磁共振（EMR）笔需要额外专用硬件的问题，实现了低成本、高精度的笔压检测与触摸定位。

本文介绍了一款采用15nm CMOS工艺的64Gb MLC NAND闪存，实现了低功耗和高密度存储，以满足移动设备对高吞吐量存储系统的需求。

本文提出了一款128Gb、每单元3比特（3b/cell）的V-NAND闪存芯片，实现了1Gb/s的I/O速率。该芯片通过垂直堆叠技术和3b/cell存储方案，解决了高密度、低成本和高性能存储的需求。

该论文介绍了一款28nm嵌入式SG-MONOS闪存宏，专为汽车电子设计，实现了200MHz读操作和2.0MB/s写吞吐量。解决了在170°C极高结温下可靠运行和高数据完整性的挑战。

该论文提出了一种用于STT-MRAM的共价键交叉耦合电流模式读出放大器，解决了1T1MTJ单元结构中因MTJ随机变化和低TMR导致的读取速度慢的问题。通过采用共源线结构阵列和新型读出放大器设计，实现了高速、可靠的读取操作。

该论文提出了一种1Mb嵌入式STT-MRAM，采用物理消除读干扰方案和常关模式，实现了3.3ns的访问时间和71.2μW/MHz的功耗，解决了传统STT-MRAM在读操作中可能出现的干扰问题，并显著降低了功耗。

该论文提出了一种基于频率提升接口芯片（F-Chip）和低到高迟滞技术的1GB/s 2Tb NAND闪存多芯片封装方案。通过实现ZQ校准和片上终端（ODT）改善了信号完整性，解决了高容量NAND闪存封装中的接口速度和信号质量问题。

该论文针对大数据存储需求，提出了快速LDPC、动态VTH优化和自动数据恢复等技术，在不修改TLC NAND闪存的情况下，实现了企业级SSD的6倍快速读取和5倍高可靠性，显著降低读取延迟和误码率。

本文提出了一个用于无线传感器网络的亚阈值ARM Cortex-M0+子系统，在65nm CMOS工艺中实现了80nW的保持功耗和11.7pJ/周期的活跃功耗，解决了物联网节点能量效率与成本问题。

该论文提出了一种无需电池的亚纳瓦Cortex-M0+处理器，采用动态泄漏抑制逻辑，在极低功耗下实现计算能力，解决了无线传感器节点中电池续航和能量采集的挑战。

该论文提出了一种在90nm工艺下实现的低功耗微控制器，支持单周期非易失性存储器访问，并在16MHz下仅消耗10.5μA/MHz，同时实现108nA的全状态保持电流，适用于事件驱动的传感器节点应用。

该论文提出了一款在28nm FDSOI工艺上设计的32位SoC，能够在0.33V超低电压和-40°C低温下工作，通过闭环补偿技术应对工艺和温度变化。芯片集成了全数字时钟倍频器和DC-DC转换器，支持能效模式（0.45V）和低泄漏模式（0.33V），解决了极低电压下电路性能与可靠性的挑战。

该论文提出一种16nm工艺下的自动校准动态自适应时钟分布技术，用于最大化电源电压降容限。通过片上监测和自适应时钟频率调整，有效应对电源电压波动带来的性能与能效下降问题。

该论文提出了一种在22nm工艺下用于图形执行核心的宽范围自主动态电压频率调整（DVFS）技术，通过数字控制的混合低压差稳压器/开关电容转换器实现。解决了在共享电源轨下不同模块电压需求不同导致的能量浪费问题，并支持从近阈值电压到涡轮增压区域的宽范围高效运行。

该论文提出了一种双用低压差稳压器/电源门控电路，具有线性和开关导通模式，用于微处理器片上供电。它解决了多核处理器中不同单元需要不同供电电压且平台面积减小的挑战。

该论文设计了一款支持GSM/EDGE/HSPA+/TDSCDMA/LTE多模多频段的收发器芯片，采用40nm CMOS工艺，芯片面积仅13mm²。通过高度集成的架构和先进的电路技术，解决了多标准兼容与小型化的矛盾，满足了LTE系统对更高数据速率和更多功能的需求。

本文提出了一种单芯片HSPA收发器，集成了全3G CMOS功率放大器，旨在减少前端组件的物料清单、PCB面积和系统成本。通过将功率放大器集成到收发器芯片中，实现了更高的集成度和更低的系统复杂度。

该论文提出了一种基于增量电荷基DAC的发射机，工作在10位分辨率、128MS/s采样率，实现了-155dBc/Hz的带外噪声性能，旨在去除级间SAW滤波器并满足FDD LTE/WCDMA等高阶调制对噪声和线性度的严格要求，同时采用数字密集型架构提升系统鲁棒性并降低功耗和面积。

该论文提出了一种用于双频802.11abgn/ac无线电的28nm CMOS分数-N数字锁相环（PLL）设计，集成了低噪声晶体振荡器和频率三倍频器，实现了-245.5dB的优异FOM，有效解决了高调制阶数（如256-QAM）下对低相位噪声和低功耗的需求。

提出了一种基于IQ单元共享的高效数字正交发射机架构，通过共享数字I/Q路径中的单元来减少面积和功耗，同时保持调制精度。解决了传统数字发射机中I/Q路径独立导致面积大、效率低的问题。

本文提出一种5.3GHz时钟、16位分辨率、1.75GS/s采样率的宽带RF混合DAC，集成了混频器和DAC功能，解决了传统电流舵DAC在高输出频率下线性度下降的问题，实现了在高达1.9GHz输出频率下IMD低于-82dBc的高线性度性能。

该论文提出一种无SAW滤波器的LTE发射机，利用33%占空比本振信号抑制发射频谱中的谐波，从而降低了对额外滤波器的需求。解决了LTE系统对带外发射严格限制下的谐波干扰问题，提高了集成度和能效。

一种基于AlN MEMS换能器的3D超声波测距芯片，能在1米范围内精确定位目标。

介绍了一种用于微软Kinect的512×424 TOF深度图像传感器，采用130nm CMOS工艺，支持高调制频率和灵活操作。

28nm工艺高通Hexagon DSP，采用LDO供电，能效比提升2-3倍。

一款用于早期乳腺癌检测的移动电阻抗断层成像IC，灵敏度达4.9mΩ。

提出一种高效无线开关电容刺激系统，用于电/光深脑刺激，提升刺激效率与效果。

一款用于增强现实头戴显示系统的低功耗高性能多核处理器

12V 8Gb 8通道128GB/s高带宽HBM堆叠DRAM，采用TSV阵列和微凸点接口技术。

提出一种并行驱动的互电容触摸传感模拟前端IC，支持224个传感器通道，实现高信噪比和大尺寸触摸屏。

14纳米FinFET技术下的128Mb SRAM芯片，采用负位线方案和降噪技术提升性能与能效。

16纳米FinFET技术中实现128Mb SRAM，采用两种写入辅助技术降低最小供电电压。

22纳米三栅CMOS技术中实现的1Gb 2GHz嵌入式DRAM，具有128GB/s带宽

013微米CMOS工艺下实现的1 TOPS/W能效模拟深度学习引擎，支持在线无监督学习与非易失性存储。

22纳米工艺15核企业级Xeon处理器，采用模块化设计和多时钟电压域以降低功耗。

28nm工艺高性能异构多核移动应用处理器，采用2GHz高性能核心与1GHz高效核心组合。

一款1.0V 8Gbit LPDDR4 SDRAM，支持3.2Gbps/pin速度并集成ECC引擎，适用于亚1V DRAM核心。

22纳米三栅CMOS工艺下的16×16网状网络芯片，实现高吞吐量和能效优化的片上互连。

一款低功耗多传感器生物医学SoC，集成高性能模拟前端和数字信号处理器，支持生物阻抗和心电图信号处理。

首款32kHz低功耗MEMS振荡器，用于替代晶体振荡器，适用于空间受限移动设备。

28nm FDSOI技术下32位DSP实现宽电压范围高效能运行

一款基于WFST模型的低功耗实时语音识别芯片，支持5000词库。

一种全植入式人工耳蜗SoC，集成压电中耳传感器和可重构数字声音处理器。

提出一种基于注入锁定的全数字PLL，采用插值相位耦合振荡器，实现最小面积和低抖动。

一种由28nm FPGA和65nm混合信号芯片组成的可重构异构3D-IC，实现高性能数据转换。

一种低侵入性64通道无线μECoG植入系统，用于高分辨率慢性皮层信号记录与传输。

提出一种多粒度FPGA，结合细粒度逻辑块、中粒度DSP和粗粒度内核，优化移动计算的能效与灵活性。

一种可注射式64nW ECG混合信号SoC，用于心律失常监测。

无摘要提供，无法生成概要。

介绍第四代Intel Core处理器家族Haswell，采用22nm技术，支持多种设备形态，提升性能和能效。

IEEE JSSC期刊专注于集成电路设计，包括电路建模、技术、系统设计、布局和测试，鼓励实验验证。

集成扫描线驱动器采用数字脉宽调制技术驱动柔性AMOLED显示，实现高占空比和低功耗。

IEEE ISSCC 2014亮点论文，涵盖处理器、数字技术、存储器及生物医学等多个领域。

IEEE JSSC期刊欢迎新副编辑Ali M Niknejad和Vivek De，介绍其专业背景和贡献。

介绍AMD Steamroller模块及自适应时钟系统在28nm CMOS工艺中的物理设计实现。

IBM 12核POWER8处理器采用22nm SOI工艺，集成电压调节器，提供7.6Tb/s I/O带宽和90.5%能效。

首次实现128Gb 3D垂直NAND闪存，采用环绕栅极结构和屏障工程材料，优化编程分布与功耗。

本文介绍了一种用于100 GbE系统的4×25 Gb/s全集成收发器芯片组，采用65 nm CMOS工艺。

提出一种0.13微米工艺的低压能量收集电荷泵，采用自适应死区时间和动态体偏置技术提升效率。

40nm CMOS工艺下实现低功耗100Gb以太网收发器IC，功耗仅0.87W。

一种采用磁耦合技术的25 GHz快速锁定数字LC PLL，适用于低功耗有线应用。

一款采用45nm工艺的低功耗25Gbps CMOS均衡器设计

本文提出了一种用于8.5-11.5 Gb/s多标准应用的功耗和面积高效的双路径接收器模拟前端设计。

设计了一种6 Gb/s收发器，采用非线性电子色散补偿器，用于直接调制分布式反馈激光器。

提出一种采用级联米勒补偿和局部阻抗衰减块的三级放大器，优化了复杂极点的频率与Q因子平衡。

本文提出了一种紧凑型四元素相控阵接收器，采用基带移相技术，实现55 GHz频段的38%带宽。

45nm CMOS工艺下7位1GS/s非二进制2b/周期SAR ADC，具有容错能力。

65nm CMOS工艺下实现的全并行非二进制LDPC解码器，支持动态时钟门控，吞吐量达1.22Gb/s。

本文介绍了一种适用于毫米波和太赫兹频率的高功率辐射的二维相控阵架构。

首款基于二阶频率数字转换器(FDC)的全集成数字分数PLL，替代传统TDC方案

提出一种基于单元级联的dB线性可变增益放大器设计方法，实现高精度、低功耗和宽带宽。

该论文是对先前发表论文的更正和补充说明，主要涉及参考文献的遗漏问题。

IEEE JSSC 2015年2月刊收录了多篇关于低功耗电路设计、能量收集、高速串行链路接收器、多级放大器优化、数字锁相环和非二进制LDPC解码器的论文。

介绍了一种具有干扰反射环路的可编程低噪声放大器，可动态调整增益、噪声、线性度和功耗。

提出混合温度传感器网络，高效获取芯片热分布图。

采用基于周期的电源门控技术的非易失性内存逻辑LSI，用于高效运动矢量预测。

提出一种频谱高效跳频技术，提升IR-UWB收发机链路裕量，实现500Mb/s传输速率

65nm CMOS工艺下采用多相位序列化技术的3.248Gbs高效能发射器

40nm CMOS工艺下实现的高带宽、高能效两步VCO型Delta-Sigma ADC

一款基于65nm CMOS技术的94GHz 3D成像雷达引擎，采用4TX4RX波束成形扫描技术和精确测距技术。

一种具有可编程输入抖动滤波功能的突发模式数字接收器，实现快速开关操作和能量比例链路。

设计了一种用于5 GHz WLAN的低功耗CMOS接收器，功耗仅11.6 mW。

40纳米CMOS工艺下0.7-2.7 GHz宽带直接ΔΣ接收器设计

一种可重构双输出开关电容DC-DC调节器，采用子谐波自适应导通时间控制，提高效率和减少纹波。

提出一种高效能多Gbits网络芯片收发器架构，适用于MPSoC中的长距离互连。

提出一种采用两路交织架构的9位11GS/s DAC，实现全奈奎斯特带宽内SFDR超过50dB。

提出一种新型F2类振荡器，通过增强二次谐波降低相位噪声，实现191 dBcHz FoM。

论文更正了低噪声放大器结构的相关参考文献。

首款14nm三栅极工艺的紧凑型BJT热传感器，具有高速度和优异性能指标。

提出一种紧凑可级联的gm-C全通真延时单元，适用于1-2.5 GHz频段，具有低延迟变化和高线性度。

提出一种无线集成传感器，通过全电学方法监测脉搏波速度和呼吸。

2015年3月IEEE JSSC期刊收录了多篇低功耗、高性能的集成电路设计论文。

选择性变化驱动视觉传感器通过高速胜者全取电路实现高效运动检测。

一款22纳米三栅极CMOS工艺的纳米AES硬件加速器，具有低功耗和高能效特性。

一款集成64个采集通道的神经调控SoC，面积和功耗均为同类最低。

IEEE JSSC 2015年4月特刊聚焦VLSI电路研讨会，涵盖高速串行链路、芯片间光学连接、时钟抖动测量及GHz级PLL设计等前沿技术。

一款12位160MS/s的两步SAR ADC，采用背景位权校准技术，实现高转换效率和低功耗。

提出一种12位1GS/s双速率混合DAC，采用8GS/s展开流水线Delta-Sigma架构，实现高动态范围。

提出一种13.56MHz无线能量传输系统，采用可重构谐振调节技术，适用于生物医学植入设备。

一款功耗优化的连续时间ΔΣ调制器，适用于超过50MHz的输入带宽。

提出一种28nm CMOS分数-N LC-PLL，采用多层金属技术实现面积缩减，频率范围2.7-7 GHz，功耗14 mW。

一款用于工业应用的37M像素、1300fps、50G像素高速读出CMOS图像传感器

一种采用高分辨率TDC和真分数分频器的低噪声宽带数字分数N锁相环。

本文介绍了一种40 Gb/s的串行链路收发器，采用28 nm CMOS工艺，优化了芯片间通信并补偿20 dB信道损耗。

提出混合相位/电流模式相位插值器(HPC-PI)以提升基于环形振荡器的分数N锁相环相位噪声性能。

在0.18µm体CMOS工艺中实现单片集成硅光互连芯片，支持5Gb/s数据传输。

一款65nm CMOS工艺的无焊盘毫米波无线供电单芯片收音机，适用于物联网和无线标签应用。

本文介绍了一种用于图像和视频特征提取的ASIC芯片，具备片上学习功能。

提出基于电容耦合和同步读出的CMOS与薄膜MEMS谐振器接口方案，提升高频谐振峰检测能力。

提出一种基于词汇森林的高效对象匹配处理器，通过集成片上数据库消除外部内存访问，显著提升处理速度和能效。

提出了一种结合阻抗光谱和多波长近红外光谱的IC，用于高精度无创血糖估计。

一种用于带内载波聚合的高效射频接收器架构，采用单接收路径和单合成器。

无摘要

提出动态架构与频率缩放技术，实现高速ADC的超线性功耗缩放。

采用时间控制技术设计高频降压转换器，实现小面积低功耗。

2014年VLSI电路研讨会精选论文介绍，涵盖集成电路设计和技术开发的前沿成果。

通过片上测量技术实现亚皮秒级时钟和数据抖动的精确测量。

提出一种四阶ΔΣ时间数字转换器，实现高分辨率和宽信号带宽。

提出一种低成本可重构RGB LED驱动芯片，支持自动检测和快速电压跳变。

一款高性能宽带接收器，采用双路径设计和新型滤波技术，显著提升线性度和噪声性能。

本文提出了一种采用交叉桥接合器的25 dBm D类异相功率放大器，显著提高了回退效率。

本文介绍了一种52 GHz频率合成器，采用二次谐波提取技术，实现了46.4–58.1 GHz的频率范围。

28nm CMOS工艺下实现的高性能分数分频子采样锁相环，具有低相位噪声和宽调谐范围。

本文提出了一种在40纳米CMOS工艺中实现的高分数带宽毫米波带通分布式放大器设计。

本文介绍了一种全集成功率检测器，用于监测5 GHz RF PA的输出功率，具有高精度和宽动态范围。

一款全集成宽带FM收发器，适用于低数据速率自主无线传感系统。

一种采用噪声消除技术的无电感频率选择性输入匹配无线接收器前端，工作频率0.7至3.8 GHz。

本文提出了一种基于PWM的全数字发射机，采用45nm CMOS工艺，实现高效能和高线性度。

一款宽带高集成度可调谐收发器，支持同频全双工操作。

本文介绍了一种符合IEEE 802.15.6标准的多频带WBAN发射器，采用注入锁定技术实现低功耗π/4 DQPSK调制。

提出一种用于FDD无线电的集成无源自干扰抑制技术，通过四端口消除器实现发射泄漏抑制。

本文提出了一种用于Origami植入物的电容式邻近互连方案，通过分布式对齐感应实现芯片间通信。

提出一种高密度1TNR RRAM阵列架构，解决互连线压降问题并验证可行性。

本文设计了一种基于变压器的可重构数字极坐标Doherty功率放大器，采用65nm CMOS工艺，实现了高输出功率和效率。

无摘要提供，无法生成概要

提出一种基于漏电流的数字控制振荡器和快速重锁MDLL，用于超低功耗传感器平台。

实现首个集成动态极化控制的105.5 GHz CMOS SOI相控阵辐射器。

针对64 Mb和128 Mb链式FeRAM的高可靠性参考位线偏置设计，通过改进带隙基准电路和电梯电路，显著提升信号窗口。

IEEE JSSC期刊论文投稿指南，涵盖集成电路设计与验证要求。

2014年IEEE射频集成电路研讨会精选论文，涵盖无线收发器、射频前端、毫米波设计等。

IEEE JSSC 2015年第五期特刊聚焦射频集成电路（RFIC）创新设计

提出一种动态管理能量与质量权衡的电压可调SRAM，适用于容错应用，实现35%的节能。

IEEE JSSC期刊的出版信息及编委会成员介绍

采用65nm CMOS工艺的85至127 GHz信号生成器，通过无源耦合和四次谐波倍频实现宽带信号生成。

一款用于无线体域网的超低功耗FSK唤醒接收器，采用0.18μm CMOS工艺，功耗仅45μW。

本文提出了一种28nm CMOS工艺下的10位240MS/s SAR ADC，采用数字误差校正和DAC切换技术提升性能。

本文提出了一种低功耗、高分辨率的SAR ADC，采用多种技术提升SNR和SFDR。

提出恒定斜率充电法实现高线性度数字时间转换器（DTC）。

设计了一种高效率高压D类功放，通过自适应调节开关频率优化全功率范围效率。

提出一种增强型噪声消除接收器架构，提升对谐波干扰的抵抗能力。

提出一种用于物联网节点的86%效率、12µW自持光伏能量收集系统

一种能量光照自适应的CMOS图像传感器，具有可重构操作模式，适用于无线传感器节点。

本文介绍了一种0.55V、7位、160MS/s的流水线ADC，采用动态放大器和插值架构提升性能。

设计高效高速电平转换的片上栅极驱动器，用于高压开关电源转换器。

IEEE JSSC 2015年6月刊收录了多篇关于高性能接收器、ADC和信号生成的论文。

该论文提出了三种电路级技术来解决3D垂直栅极NAND闪存的跨层工艺变异问题。

提出一种超低电压微处理器设计，通过低开销EDAC技术提升电压可扩展性和容错能力。

提出一种混合IIR和离散时间DFE的10Gb/s低功耗接收器设计。

一种采用分离ADC校准技术的12位195MS/s流水线ADC，实现82dB SFDR和53mW功耗。

28nm FDSOI工艺的可重构开关电容升压DC-DC转换器，峰值效率88%

一款用于通信/雷达相控阵系统的30/35 GHz双频段发射机，具有高相位和幅度分辨率。

本文提出了一种基于超级源极跟随器拓扑的4阶低通模拟滤波器，采用0.18 µm CMOS工艺实现，具有33 MHz截止频率和70 dB SNR。

提出一种针对毫米波宽带功率放大器的设计方法，实现高效率和宽带宽。

本文提出一种低功耗CP-PLL，采用双路径环路滤波器减少电阻噪声，集成抖动530 ps。

一种用于植入式压力传感的双斜率电容-数字转换器，具有高能效和紧凑设计。

提出一种毫米波频率29倍频器，用于生成IEEE 802.15.3c标准的60 GHz频段信号。

基于多晶硅热敏电阻的温度传感器设计，用于实时时钟频率补偿

本文提出了一种集成低噪声ADPLL和宽带PMAM调制器的WCDMA/WLAN数字极化发射机。

40纳米CMOS工艺下实现毫米级精度的60GHz室内定位发射机

支持接收分集的GSM/EDGE基带ASIC，满足3GPP最严苛的下行链路性能要求。

一款32nm CMOS工艺的全数字电源噪声分析器，具有20 GHz采样带宽和1 mV分辨率。

提出一种互补p-n类B振荡器，通过磁耦合二次谐波尾谐振器优化相位噪声，实现195.6 dBc/Hz的峰值FoM。

提出三种全集成自举电路方案，通过高压电荷存储减少面积并提升性能。

本文介绍了一种用于3 GHz 64位ARMv8 8核SoC的时钟分布与同步网络设计。

该论文对先前发表的论文进行了作者名单的更正。

提出改进型Dickson转换器实现宽输入范围电容式DC-DC转换，采用折叠结构降低动态损耗。

IEEE JSSC特刊介绍第40届欧洲固态电路会议精选论文，涵盖模拟电路、数据转换器、RF和毫米波构建模块等领域。

本文介绍了第40届欧洲固态电路会议的特刊及相关论文。

提出一种优先级调度程序的单电感四输出开关转换器，优化能量分配并提升性能。

提出了一种在65nm CMOS工艺下实现的新型低电压增强摆幅Class-D VCO，工作频率5GHz，最低供电电压300mV。

IEEE JSSC 2015年8月特刊聚焦低功耗无线应用、医疗设备及高性能音频放大器等前沿技术。

20nm CMOS FPGA中嵌入的0.5-16.3 Gb/s全自适应无线收发器

130nm CMOS工艺的10mV输入升压转换器，用于热电能量收集。

本文提出了一种LPDDR4设计，通过多通道架构和低摆幅接口等技术，实现了39%的能效提升和4.3 Gbps的数据速率。

一款功率可扩展的14 pJbit 1612 Gbs源同步IO，采用DFE接收器，32nm SOI CMOS工艺。

40纳米CMOS工艺下实现的可编程带宽带通滤波器，采用新型零电容扩展技术

本文提出了一种基于LC梯型滤波器的4抽头FFE结构，用于50-64 Gb/s串行化发射机。

提出一种超低功耗振荡器，用于紧凑型无线传感器的唤醒定时器。

一种基于VCO的高度数字化ADC架构，用于电流传感应用，实现二阶噪声整形。

提出一种低功耗两步增量式模数转换器，实现高能效高分辨率数据转换。

提出多相次谐波注入锁定技术，扩展振荡器锁定范围并实现太赫兹信号生成

毫米级植入式医疗设备，采用超声波能量传输和混合双向数据通信链路。

提出一种低功耗一阶频率合成器架构，适用于高速片上时钟生成，工作频率8-9.5 GHz。

一款集成能量收集功能的60 GHz CMOS收发器，支持OOK调制和可编程数据速率。

22纳米三栅CMOS中采用开关电导调制技术的多比率开关电容电压调节器，实现宽电压电流范围内效率最大化及纹波抑制。

一种支持双载波聚合的可重构接收器，采用开关电容技术实现前端射频信号调理。

该论文提出了一种采用55纳米CMOS工艺的第四阶PWM闭环D类音频放大器，通过数字域反馈环路设计实现了高信噪比和低失真。

IEEE JSSC特刊收录2014年CICC会议的17篇论文，涵盖混合信号技术、数据转换器、电源管理等前沿领域。

一种基于65nm CMOS工艺的超紧凑开关电容低通滤波器，具有0.5至10 MHz带宽可调性。

提出一种基于比较器噪声的随机残差估计SAR ADC，实现60.9 dB SNDR和12 µW/MHz动态功耗。

一款130.3毫瓦的16核移动GPU，采用三种像素近似技术和基于瓦片的渲染架构，实现功耗与视觉质量的权衡。

一种用于便携式设备的多参数生物电位信号采集的15通道数字有源电极系统。

提出一种高效快速稳定的可调光LED驱动器，采用双nMOS传感技术，峰值效率达97%。

一款低功耗视觉传感器，通过局部二值模式（LBP）实现图像局部结构描述，适用于纹理和物体识别。

一款支持不连续频率调制的33 GHz扩频时钟发生器，用于降低电磁干扰。

40纳米CMOS工艺下实现42mW功耗、200fs抖动的60GHz亚采样PLL

本文提出了一种用于高Q值微机械电容式加速度计的闭环接口电路，采用0.5微米CMOS工艺，实现了高分辨率和低噪声。

90nm SiGe-BiCMOS工艺下实现DC-100 GHz宽带有源倍频器，采用非对称偏置核心结构

提出一种具有1%时间对比敏感度和像素内异步调制的动态视觉传感器。

提出一种双频单电感多输出降压转换器拓扑，实现高效低功耗电源管理

提出一种无参考单环路半速率二进制CDR，工作范围8.5-12.1 Gb/s，捕获范围提升36%。

提出一种超低噪声MEMS振荡加速度计，采用新型TIA前端电路和位移控制策略，实现0.6 µg偏置不稳定性和2 µg/√Hz噪声基底。

提出一种无需参考时钟的全速率线性CDR，通过非对称相位检测器提升捕获范围，实现稳健的频率和相位获取。

提出一种基于不对称电压偏置的电流模式传感方案，用于快速读取嵌入式闪存。

65nm CMOS嵌入式远程温度传感器，采用数字β补偿技术，适应多种BJT。

本文为IEEE JSSC期刊论文的勘误，修正了排版过程中的错误。

设计用于PAM4和NRZ数据的56 Gbps SerDes收发器，验证了下一代400 GbE的设计可行性。

40nm CMOS工艺的双模Doherty LTE功率放大器，采用对称混合变压器实现高效率与低功耗。

通过滤波抖动技术实现50MHz带宽10位ENOB的VCO基ADC线性化

基于结晶氧化物半导体的多上下文FPGA实现常关计算，提升能效。

本文介绍了多种CMOS技术下的高性能电路设计，包括功率放大器、滤波器、ADC和PLL等。

本文介绍了一种基于0.13μm SiGe BiCMOS工艺的170 GHz宽带行波放大器，实现了10 dB增益和170 GHz带宽。

提出一种0.4V低电压Δ-Σ调制器，采用混合开关积分器，无需时钟提升或自举开关。

提出一种采用65nm CMOS工艺的7位2GS/s闪存ADC，通过级联锁存插值技术实现高效转换。

提出自偏置环形放大器方案，实现高效能比较器流水线ADC。

提出一种用于多层相变存储器的15微米间距读出电路，采用两步5位对数ADC架构，实现高速高精度读取。

介绍了一种采用130nm 3D IC CMOS技术制造的1×400背面照射SPAD传感器，具有497 ps分辨率和30 pJ/采样的TDC。

65nm CMOS工艺下实现的240 GHz宽带QPSK接收器，支持16 Gbps数据传输

65纳米CMOS工艺下实现的240 GHz宽带QPSK发射机，支持16 Gbps数据传输

提出一种基于VPD PbSe光电导体的单片非制冷高速成像器，具有10位动态范围校准和FPN补偿功能。

基于宽带源跟随器的50450 MHz可调RF双二阶滤波器设计

一款完全集成、符合802.11ad/WiGig标准的60 GHz收发器，采用130 nm SiGe BiCMOS技术，覆盖57至66 GHz频段。

一款适用于物联网无线传感器节点的超低功耗65纳米CMOS图像传感器

提出一种基于2T增益单元的无刷新eDRAM设计，用于IEEE 802.11n WLAN的Viterbi解码器。

本文提出了一种用于60 GHz无线电基带的11 GS/s 1.1 GHz带宽交织ΔΣ DAC，采用65 nm CMOS工艺实现。

对论文中图9和公式(4)的印刷错误进行更正。

该论文对第四阶SC LPF的传输函数进行了修正，并探讨了其带宽可扩展性。

无摘要信息，无法提供概要。

2014年IEEE JSSC特刊介绍化合物半导体集成电路的最新进展。

提出一种用于移动AMOLED显示的反向升降压DC-DC转换器，实现91%的最高能效。

提出一种低功耗高效内存扩展的三态内容寻址存储器（TCAM），通过数据重定位方案优化IPv6地址存储。

提出一种低闪烁噪声和失配上变频的有源混频器，采用奇级联开关对降低开关频率需求。

采用嵌套电流镜技术的单级放大器，实现高增益、带宽和压摆率，适用于显示驱动。

IEEE JSSC 2015年10月刊聚焦高频集成电路设计，涵盖SiGe BiCMOS和CMOS技术的放大器、收发器及混频器。

提出一种自供电压电能量收集系统，采用单周期最大功率点感应技术。

本文提出了一种新型时钟分配技术，使用时钟倍增器实现140 Gb/s的串行器。

一款无电池、无晶振、多节点同步的无线体感传感器SoC，用于实时肌电信号遥测

28nm CMOS工艺下，紧凑型混合连续时间ΔΣ调制器，数字ELD补偿，音频应用。

采用六级信号电流增强器提升OTA性能，实现高增益带宽和低功耗。

一款用于便携式实时肺部通气监测的104 mW电阻抗断层成像SoC。

一款用于IEEE 802.11ac应用的低成本SAR ADC，采用20 nm CMOS工艺，具有高能效和小面积。

一款16通道非侵入式闭环癫痫发作起止检测SoC，集成双通道电荷回收模拟前端和双检测器架构分类处理器。

提出一种65nm CMOS工艺的16.8 Gbps单端收发器，用于SiP基DRAM接口。

首款基于乘法延迟锁定环的分数-N频率合成器，实现低相位噪声和抖动。

提出一种集成混合6级电压倍增器，无需高压器件，实现高效小面积电荷泵。

开发了一种1毫米间距、80×80通道、322Hz帧率的多点触控分布传感器，采用两步双模电容扫描方案提高扫描速率。

本文介绍了一种22至26.5 Gb/s的全数字时钟数据恢复光学接收器，采用65nm CMOS工艺，具有低功耗和高性能。

提出一种27mW可重构无标记对数相机姿态估计引擎，用于移动增强现实应用。

一款19-27 Gbps接收器，采用连续时间线性均衡器和2抽头判决反馈均衡器嵌入时钟数据恢复电路，实现高效能和小尺寸。

一款400nW单电感双输入三输出BuckBoost转换器，用于室内远程传感器系统的能量管理。

40纳米CMOS工艺下实现紧凑对称布局的E波段发射器设计

一款低功耗IEEE 802.15.6人体通信兼容收发器，采用130nm CMOS工艺，功耗仅52mW。

提出一种嵌入热敏电阻的连续时间ΔΣ温度传感器，实现高效温度采集。

本文介绍了一种高分辨率直接采样脉冲雷达，用于精确测量飞行时间（TOF）。

一款全集成可重构双频段收发器，适用于短距离无线通信，具有高性能和高效能。

采用InP-on-CMOS工艺实现的高速、高线性度30 GS/s跟踪保持放大器与时序交错采样保持电路。

提出一种用于便携设备的单片电容电流控制迟滞降压转换器，优化瞬态响应。

一款采用65nm CMOS技术的宽范围低功耗全数字延迟锁定环，具有循环半延迟线架构。

提出了一种紧凑且电压可调的温度传感器电路，用于高性能微处理器和SoC的动态热管理。

提出一种低摆幅采样耦合感应放大器和自增强写入终止方案，以提高ReRAM的读取性能和能效。

IEEE JSSC期刊论文合集，涵盖固态电路、温度传感器、阻抗成像等多个领域的最新研究。

提出一种基于电阻退化的鲁棒线性化技术，改善CMOS逆变器的线性度，提高IIP3性能。

提出一种全数字片上电路，用于独立监测nMOSFET和pMOSFET的漏电流变化，适用于工艺和温度变化的跟踪。

一款采用经典双频VCO架构、55nm CMOS工艺的低功耗蓝牙收发器，功耗低于同类产品。

提出虚拟地参考缓冲技术提升12位250MS/s流水线ADC性能

一款14位35MS/s SAR ADC，通过环路嵌入式输入缓冲器实现74.5 dB SNDR和99 dB SFDR。

本文提出了一种基于65nm CMOS工艺的13位50MS/s全差分环形放大器SAR辅助流水线ADC，具有高增益和低功耗特点。

65nm CMOS工艺下实现的25 Gb/s WDM硅光发射器，具有4.4V输出摆幅和波长稳定功能。

一款用于低延迟光子交换网络的25 Gbs突发模式接收器，具有快速锁定和高灵敏度特性。

一款28 Gbs多标准串行链路收发器，适用于背板应用，采用28nm CMOS工艺，功耗低至295mW。

提出一种三相谐振开关电容转换器，实现77W输出功率和85%效率。

65nm CMOS工艺下3.5GHz数字分数分频锁相环，性能媲美模拟PLL。

提出一种基于时间补偿的高频多相降压转换器，有效减少相位失配，提高效率。

一种采用自耦合技术的低功耗连续时间调制器，实现90.4dB SNDR和2.2MHz带宽。

本文介绍了一种28nm CMOS 10位SHA-less流水线/SAR混合ADC，用于直接采样系统，功耗低至150mW。

一款采用0.18μm CMOS工艺的60V自零和斩波运算放大器，具有800kHz交错时钟和低噪声特性。

提出一种支持快速开关的嵌入式时钟收发器，实现能效与通信量成正比。

一种无电感宽带接收器架构，通过相位和热噪声抵消技术优化噪声、线性度和功耗。

提出一种连续时间SMASH调制器，实现宽带宽和高动态范围

本文展示了一种轻载高效的11/1开关电容DC-DC转换器，峰值效率达95.5%。

采用130nm SiGe BiCMOS技术实现320GHz高功率太赫兹发射器，辐射功率3.3mW，效率0.54%。

提出一种基于误差控制的单电感10输出DC-DC降压转换器，实现高效率和快速负载瞬态响应。

提出一种使用无源矢量调制器的全双工无线电接收机，实现高达27 dB的自干扰消除。

提出一种基于增量电荷域的数字发射机架构，具有内置滤波功能，显著提升带外噪声性能。

提出一种低抖动、低功耗的LC注入锁定时钟倍频器，采用数字频率跟踪环路确保鲁棒性。

设计并制造了一种7.5 Gb/s混合NRZ/多音调收发器，用于多滴总线内存接口。

提出一种用于FDD和FD无线应用的集成宽带自干扰消除技术，通过可调谐的高Q值RF带通滤波器和线性N-path Gm-C滤波器实现。

2015 IEEE国际固态电路会议特刊介绍及多篇模拟电路论文摘要

本文介绍了一种5.8 GHz射频供电收发器，采用基于IF的正交反向散射技术，实现低功耗和高频谱效率。

一种适用于带内载波聚合的可重构软件定义无线电接收器，采用电流模式复数信号处理技术。

针对蓝牙低能耗应用的亚毫瓦级电流复用接收器前端设计

利用压缩采样的宽带快速干扰检测器