2021

本文提出了一种采用三电平电流舵DAC的连续时间ΔΣ音频ADC，通过门漏电流补偿技术实现了低功耗高性能。该ADC在116µW功耗下达到了104.4dB动态范围和100.6dB SNDR，解决了传统电阻DAC需要额外参考发生器且限制峰值SNDR的问题。

本文提出了一种低功耗连续时间ΔΣ调制器，采用斩波交流耦合OTA堆叠和FIR DAC技术，实现了139µW功耗、104.8dB动态范围和24kHz带宽，同时有效抑制了比较器非理想性。

本论文提出一种带宽100MHz、SNDR 68dB的无调谐混合环路线性调制器（DSM），采用交错带通噪声整形SAR量化器。解决了传统连续时间DSM因RC时间常数漂移需要数字调谐、对DAC ISI和抖动敏感等问题，实现了宽带高动态范围且无需调谐。

提出一种4阶连续时间Delta-Sigma调制器，仅使用一个运算跨导放大器（OTA）和2阶噪声整形逐次逼近寄存器（NS-SAR）量化器，实现了3.7mW功耗、12.5MHz带宽和81dB SNDR。解决了传统多OTA CTDSM设计复杂、功耗高和稳定性差的问题。

提出一种12位600MS/s的流水线SAR与2倍交织增量Delta-Sigma混合架构ADC，采用源跟随器实现残差传输，解决了高速高精度转换中的时序与噪声问题。通过自适应速度控制时钟生成方案，结合同步与异步优点，利用背景频率校准产生固定占空比和持续时间的内时钟，确保DAC建立时间，提升了PVT鲁棒性。

提出一种12位16GS/s的RF采样电容式DAC，用于多波段软件无线电基站，旨在替代传统需大量校准的电流舵架构，实现高线性、紧凑和高效能。通过片上传输线设计解决了高速接口问题。

该论文提出了一种64GS/s 4倍插值1位半数字FIR DAC，用于射频采样ADC的宽带校准和内置自测试。它解决了在先进数字CMOS工艺中集成复杂DSP与射频前端以实现软件定义基站无线电时，对高效紧凑数据转换器的需求。

本文提出了一款采用7nm FinFET工艺的112Gb/s极短距离（XSR）收发器，用于封装内通信，能效为1.7pJ/b。该设计解决了高带宽密度和低功耗需求，适用于数据中心和芯片间互连。

该论文提出了一款工作于26.5625至106.25Gb/s的极短距离(XSR)SerDes收发器，采用7nm CMOS工艺，实现了1.55pJ/b的高能效。解决了高密度交换ASIC中对高带宽、小面积和低功耗SerDes的需求。

该论文提出了一种用于die-to-die应用的单端NRZ短距离有线收发器，通过空间6/7b编码和单端信令实现了480Gb/s/mm的带宽密度和1.7pJ/b的能效，解决了高带宽密度和低功耗需求。

本文提出了一种基于注入锁定技术的多相时钟发生器，工作在7GHz，可产生8相时钟，并集成7位相位插值器，用于高速有线通信系统中的时钟恢复和相位调整。该设计在65nm工艺下实现了高精度和低噪声性能，解决了传统多相时钟发生器在频率和相位误差补偿方面的挑战。

本文提出了一种用于224Gb/s有线通信的23.9-29.4GHz数字LC-PLL，采用耦合倍频器实现频率加倍，在10nm FinFET工艺下实现了低抖动和低功耗。解决了高速数据率下PLL时钟频率加倍带来的抖动和功耗挑战。

该论文提出一种集成了TIA、前馈均衡器和直接反馈判决反馈均衡器的100Gb/s PAM-4光接收机，采用28nm CMOS工艺，实现了-8.3dBm的灵敏度。解决了传统分立式BiCMOS TIA与ADC+DSP SerDes方案功耗高的问题，为数据中心的低成本高速光互连提供了集成解决方案。

该论文提出了一款采用28nm CMOS工艺的56Gb/s NRZ接收器，通过模拟域设计实现了仅50mW的功耗，相比传统方案功耗降低超过两倍。该接收器在信道损耗较大的情况下仍能保持低于10^-12的误码率，解决了高速率下功耗与性能的平衡问题。

本文提出了一种用于112Gb/s PAM-4同时双向信令的回声消除前端，采用14nm CMOS工艺，旨在满足超大规模数据中心对高速、低延迟数据连接的需求。该设计通过创新的回声消除技术解决了双向信令中的自干扰问题，实现了高数据速率传输。

该论文提出了一种基于介质波导的105Gb/s链路，利用220-335GHz信道化信号和集成波导耦合器，在130nm BiCMOS工艺中实现，旨在替代传统铜基电链路，解决高速数据传输中的功耗和成本问题。

提出了一款148nW的通用事件驱动智能唤醒芯片，用于AIoT设备，采用异步脉冲特征提取技术，解决了随机稀疏事件场景下的功耗瓶颈问题。

该论文提出了一种被动式逆反射单边带调制MIMO阵列，通过非对称架构和背向散射技术，显著提升了WiFi背向散射的通信范围，解决了传统背向散射系统因信号衰减和干扰导致覆盖距离有限的问题。

该论文提出了一种利用物理不可克隆函数（PUF）控制功率放大器（PA）频谱再生，以实现物联网节点物理层识别的方法。通过将PUF的独特响应嵌入到PA的频谱特征中，解决了传统上层加密在资源受限IoT设备上的计算开销问题，提供了一种轻量级的硬件安全方案。

本文提出了一款全集成低温CMOS片上系统（SoC），用于量子比特的状态操控和读取。芯片基于Intel FinFET工艺，集成了量子比特控制所需的全部功能，解决了低温环境下高性能与低功耗的挑战。

该论文提出了一款全集成40nm低温CMOS（Cryo-CMOS）片上系统，包含I/Q接收机和频率合成器，用于可扩展的量子计算应用。芯片通过片上PLL和VCO产生本振信号，支持5-6.5GHz频率范围，实现了低温环境下的高性能信号处理。

本文提出了一款工作在6-8GHz的低温CMOS接收器，用于多个自旋量子比特的读出，采用40nm CMOS工艺实现。该接收器实现了每量子比特仅0.17mW的超低功耗，解决了量子计算中低温读出电路的高功耗和集成度问题。

本文提出一种用于量子计算的低温CMOS SAR ADC，在40nm CMOS工艺下实现1GS/s采样率和6-8位可配置分辨率，每量子位功耗仅0.5mW。该ADC解决了大规模量子计算系统中室温电子学连接线过多的瓶颈，通过低温集成实现低功耗高速读取。

该论文提出了一款工作在71-86GHz的封装式16单元×16波束多用户波束赋形集成接收机，采用28nm CMOS工艺。它解决了大规模MIMO系统中全连接架构带来的硬件复杂度问题，实现了多用户空间复用和信道带宽重用。

该论文提出了一种早期融合互补的雷达-激光雷达收发机（TRX），采用65nm CMOS工艺，支持变速（gear-shifting）亚厘米级分辨率，用于智能感知。通过将X波段雷达与激光雷达互补集成，解决了多模态传感中远距离穿透性与高精度空间分辨率兼顾的问题。

该论文提出了一种26GHz全双工循环器接收机，用于毫米波中继器，通过自干扰消除技术实现53dB/400MHz（40dB/800MHz）的隔离度，解决了毫米波5G NR中继器/中继节点的全双工通信问题，提升了频谱效率和覆盖范围。

提出一种24-30GHz双正交直接上变频发射机，采用串联Doherty平衡功率放大器架构，解决了相控阵天线互耦导致的负载变化问题，同时满足5G高峰均比信号的效率要求。

本文提出了一种1V W波段双向收发前端，集成了T/R开关和衰减器，实现了小于1dB的开关损耗、小于1°/dB的相位/增益分辨率以及12.3%的效率，解决了W波段收发机因器件增益低和损耗大而难以集成开关和衰减器的问题。

本文提出了一款76-81GHz 2×8 FMCW MIMO雷达收发机，采用多馈天线封装阵列实现快速啁啾生成，解决了毫米波雷达在高级驾驶辅助系统中的高精度探测需求。

该论文提出了一种自适应模拟温度修复的低功耗17.7-19.2GHz接收前端，通过温度补偿技术实现了极小的增益变化（±0.005dB/°C）、噪声系数变化（<1.6dB）和IP1dB变化（<2.2dB），解决了相控阵系统中单元性能不均匀的问题。

本文提出了一款完全集成的62-69GHz无晶体收发器，采用传输线参考的锁频环（FLL）实现12通道调谐，去除了外部晶体参考，适用于小型化无线传感器网络。

该论文提出了一种基于可扩展内存计算的可编程神经网络推理加速器，通过可配置的内存计算单元（CIMU）和软件指令库，支持神经网络层的时间与空间映射，从而提升硬件利用率并降低状态复制开销。

提出一种支持集合关联块级零跳过和乒乓计算内存储（CI）技术的神经网络处理器，能效范围为2.75至75.9 TOPS/W。解决了传统CIM芯片在稀疏性支持和系统级设计方面的挑战，实现了高能效的边缘端推理。

本文提出了一种基于65nm 3T动态模拟RAM的内存计算宏与CNN加速器，通过保持增强和自适应模拟稀疏性技术，实现了44TOPS/W的系统能效，解决了高精度模拟内存计算中的稀疏性和保留问题。

该论文提出了一种基于张量训练和位级稀疏性优化的存内计算处理器，通过位级权重重用和变精度计算，实现了5.99到691.1 TOPS/W的能效范围，并采用计算宏聚合技术减少70.32%的内存访问。

本文提出一款22nm工艺的4Mb 8bit精度ReRAM存内计算宏，通过优化的读写操作和电流镜技术，实现了11.91至195.7 TOPS/W的能效，适用于微型AI边缘设备，解决了传统架构中数据搬运的功耗和延迟问题。

该论文提出了一种基于eDRAM的存内计算（CIM）设计，通过可重构的嵌入式动态存储器阵列实现自适应数据转换器，旨在解决机器学习加速器中数据移动带来的内存墙瓶颈问题。该设计利用1T1C DRAM位单元进行模拟计算，结合混合信号外围电路，提高能效和计算精度。

该论文提出了一款基于28nm工艺的384kb 6T-SRAM计算存储一体化宏单元，支持8位精度，用于AI边缘芯片。通过采用一种结合3位SAR和2位单斜坡ADC的Ph-ADC结构以及顺序低MACV优先方案，在实现高精度乘累加向量读取的同时降低了功耗和面积开销。

该论文提出了一款基于SRAM的全数字存内计算宏，在22nm工艺下实现全精度运算，适用于机器学习推理。它解决了传统存内计算中模拟/混合信号设计复杂度高、精度损失的问题，达到了89TOPS/W的能效和16.3TOPS/mm2的面积效率。

本文提出了一种两级级联混合开关电容DC-DC转换器，实现了96.9%的峰值效率，并能容忍0.6V/μs的输入压摆率，解决了高转换比电源管理中电感体积大和瞬态响应慢的问题。

本文提出了一种无主控故障容错混合Dickson转换器，适用于48V电动汽车总线，输入电压20V至60V，输出3.3V，峰值效率达95.3%。该转换器解决了高转换比下功率传输的故障容错问题，以满足自动驾驶对功能安全的要求。

该论文提出了一种1.25GHz全集成DC-DC转换器，采用电磁耦合的Class-D LC振荡器实现高效电源管理。解决了传统Buck转换器需要片外电感和开关电容转换器功率密度受限的问题。

本文提出了一种峰值电流控制的集成高频降压稳压器，采用22nm CMOS工艺，通过多片并联（ganged）架构实现高电流密度和高效率，解决了高性能多核处理器和GPU在单电压/功率域下的大电流供电问题。

本文提出了一种互易直接电荷回收电感优先DC-DC转换器，通过创新的电荷回收技术解决了小型化电感转换器中导通损耗与开关损耗之间的权衡问题，实现了98.2%的高效率。

该论文提出了一种用于电池供电无线传感器节点的可重构DC-DC转换器，旨在最大化热电发电机（TEG）的能量收集效率。通过自适应拓扑重构和最大功率点跟踪，解决了能量收集的间歇性和传输期间的高功耗需求问题。

论文提出一种采用5输入运算放大器辅助的单电感多输出（SIMO）转换器，解决了连续导通模式（CCM）下多输出间的串扰问题，同时实现了极低的静态电流。该转换器在负载变化时能有效抑制串扰，适用于可穿戴电子设备。

本文提出了一种用于大面积电子TFT栅极驱动的高升压双极输出开关电容DC-DC转换器，通过能量回收调节技术实现了90.5%的高效率和28.7µV RMS的低输出噪声，解决了传统转换器噪声和纹波耦合到读出AFE的问题。

针对miniLED多通道驱动需要高电压（30V）和大电流（1.2A）升压转换器的需求，提出一种三开关升压转换器，采用占空比相关电荷拓扑，实现了高转换比和97.4%的峰值效率。

本文提出了一种基于纳米线的光学寻址视网膜假体，解决了传统视网膜假体中可单独刺激像素数量受限的问题。该假体实现了73%的RF到刺激功率效率，并支持20nC至3µC的刺激电荷范围。

该论文提出了一种基于CMOS驱动的无气动、可扩展微流控平台，用于无标签细胞和生物分子传感，旨在解决低成本便携式分子诊断中样品处理、过滤、混合等瓶颈问题。

本文提出一种集成热驱动/传感阵列，采用堆叠振荡器实现高效局部加热磁性纳米颗粒，通过电热反馈控制振荡幅度，并验证了长期稳定性。解决了传统方法中加热效率低和局部控制不足的问题。

本文提出了一种用于慢性伤口监测的无线多模态片上系统（SoC），通过基于时间的分辨率缩放技术实现高效的多参数传感。该系统集成了电化学和温度传感功能，可实时监测C反应蛋白、尿酸等生物标志物，为伤口愈合评估提供全面信息。

本文提出了一种基于光学相控阵的FMCW LiDAR系统，通过片上校准技术解决阵列相位误差问题，实现了高分辨率三维成像。

该论文提出一种机械柔性可植入神经接口，集成了计算成像和光遗传刺激功能，面积5.4×5.4mm。它替代了传统大型显微镜，实现了单细胞分辨率的神经活动记录与刺激。

该论文提出了一种基于MEMS的动态光聚焦系统，用于光遗传学中实现单细胞精度的神经刺激。该系统通过MEMS驱动的微镜阵列实现光束的快速扫描和聚焦，解决了传统植入式LED或光纤照明范围广、缺乏光束转向能力的问题。

本文介绍了ADI的毫米波5G无线电产品线，涵盖从基带到射频的完整方案。解决了毫米波5G系统中成本、散热和阵列校准等关键挑战。

本文提出了一种用于76-81GHz和57-?频段的高性能小尺寸毫米波CMOS雷达芯片，解决了汽车和工业感知中的高集成度与低成本需求。通过先进的CMOS工艺和电路设计，实现了紧凑的封装和优异的射频性能。

该论文介绍了一款名为SOLI的微型60GHz雷达设备，用于实现新型人机界面。它解决了物联网中传感器使机器理解人类运动的问题，提供了一种紧凑、低功耗的解决方案。

该论文提出了一种5.0至6.36GHz的宽带谐波整形VCO，通过改进共模谐振技术实现了196.9dBc/Hz的峰值FoM和90至180kHz的1/f³相位噪声拐角，解决了传统LC VCO在宽带范围内相位噪声性能与面积效率之间的权衡问题。

该论文提出了一种分布式升压和谐波阻抗扩展的多核振荡器，工作在3.09-4.04GHz频段，实现了-138.9dBc/Hz @ 1MHz偏移的低相位噪声。通过谐波整形技术降低了LC振荡器的噪声灵敏度，解决了高速通信和雷达系统对频谱纯度的严格要求。

本文提出了一种60GHz四核基波压控振荡器（VCO），利用环形三耦合变压器实现多核耦合，并消除了模式模糊问题，在65nm CMOS工艺中达到了186.5dBc/Hz的优值（FoM），满足了5G通信对毫米波本振低相位噪声的严格要求。

本文提出了一种1.125Gb/s、28mW、通信距离2米的脉冲无线电超宽带（IR-UWB）CMOS收发器，解决了高数据速率与低功耗通信的需求。通过模拟跳频（AFH）等技术，在短距离内实现了高速率低功耗的无线传输。

该论文提出了一款28nm CMOS工艺下的3-10GHz IR-UWB相干极化发射机，符合IEEE 802.15.4z/4a标准，采用异步幅度脉冲技术，实现了180pJ/b的能效，旨在解决室内定位与安全测距中的高精度与低功耗需求。

该论文提出了一款全集成、超低功耗的唤醒接收器，采用电荷域模拟前端，实现了2.7µW功耗和-70.2dBm灵敏度。通过消除静态偏置电流和驱动缓冲器，显著降低了功耗，同时电荷域拓扑具有对工艺电压温度变化的鲁棒性。

本文提出了一种工作在0.75-1GHz的被动宽带噪声消除唤醒接收器和主接收器前端，分别仅消耗171µW和440µW，并实现了-86dBm@10kb/s的灵敏度。通过共享电路和被动噪声消除技术，解决了IoT收发器中低功耗与高性能接收的矛盾。

本文提出了一种集成在2.4GHz ISM频段的包内占空比唤醒接收器(WuRX)，实现了-91.5dBm的高灵敏度和2µW的超低功耗，同时保持100ms的低延迟。该设计解决了物联网中需求高灵敏度、高选择性和低功耗的唤醒接收器难题。

论文提出了一种名为“太赫兹棱镜”（THz Prism）的技术，利用频谱到空间的映射方法，在360-400GHz宽带范围内实现一次性同时定位多个节点的角度。该方法解决了太赫兹通信中快速波束对齐和方向发现的难题，无需扫描即可完成多目标角度估计。

本文提出了一种工作在300GHz频段的相控阵收发机，采用双向outphasing和Hartley架构，在65nm CMOS工艺中实现。通过TX和RX模式下不同的LO相位生成方案，解决了太赫兹频段相控阵的波束控制问题。

本文提出一个0.42THz相干收发系统，采用40nm CMOS工艺，实现了10dBm EIRP和27dB NF，用于相位对比成像，解决了硅基集成THz相位检测的难题。

提出一种基于自差式架构的250GHz FMCW雷达，采用55nm BiCMOS工艺实现，以单一天线替代传统收发机需要的独立发射和接收天线，从而显著缩小芯片面积。该雷达实现了微米级的距离分辨率，解决了现有太赫兹雷达分辨率不足（>1.5mm）的问题，适用于小缺陷检测和表面筛查等工业应用。

本文提出了一种工作在270-300GHz的双平衡参量上变频器，采用非对称MOS变容管和功率分配变压器混合结构，旨在解决太赫兹通信发射机中输出1dB压缩点低和带宽不足的问题。

该论文提出了一种集成透镜的可重构辐射源，工作在436-467GHz太赫兹频段，能够实现连续的二维波束扫描和多波束操作，旨在解决传统太赫兹成像系统中高方向性、快速扫描与低功耗之间的矛盾。

该论文提出了一种工作在605GHz的谐波注入锁定接收机，采用28nm CMOS工艺实现，功耗仅0.84mW。通过谐波注入锁定技术解决了太赫兹频段CMOS接收机灵敏度低的难题，实现了2.3pW/√Hz的噪声等效功率(NEP)。

本文提出了一种基于单端电流检测放大器（CSA）的可编译8T SRAM，采用7nm FinFET工艺，工作频率达6.2 GHz。该设计利用多米诺读操作，实现了小面积和高性能的嵌入式存储器，解决了传统SRAM在高速与面积之间的权衡问题。

本文在14nm FinFET工艺上实现了一款1Mb嵌入式1T1R RRAM，单元尺寸仅为0.022µm²。针对RRAM的读取和写入可靠性问题，提出了自适应性延迟终止技术和多单元参考技术，有效提升了存储器的性能。

该论文提出了一种采用3nm环绕栅极（GAA）技术的SRAM，通过自适应双位线（Adaptive Dual-BL）和自适应单元电源辅助电路（Adaptive Cell-Power Assist Circuit）来克服金属电阻增加对SRAM裕度的影响，从而提升SRAM性能。

本文提出了一种基于5nm工艺的数字型SRAM宏单元，采用16T位单元支持位写掩码操作，解决了传统SRAM在最小工作电压和面积效率上的问题。通过采用标准单元规则设计布局，实现了在1.0V下5.7GHz和0.5V下1.3GHz的工作频率。

本文提出了一款24Gb/s/pin的8Gb GDDR6 DRAM，采用半速率菊花链时钟架构和低噪声IO电路，解决了高速数据传输中的时钟抖动和噪声问题，实现了超过18Gb/s/pin的数据速率。

本文提出了一款16Gb容量、工作电压低于1V、数据速率达7.14Gb/s/pin的LPDDR5 SDRAM。通过采用Mosaic架构、短反馈1-tap判决反馈均衡器（DFE）、FSS总线以及低电平体偏置技术，在第三代10nm DRAM工艺上实现了高性能与低功耗。

本文提出了一款8Gb GDDR6X DRAM，采用单端PAM4信令实现了22Gb/s/pin的数据传输速率。通过创新信号编码和电路设计，解决了高带宽内存接口的功耗和信号完整性挑战。

该论文提出了一种连续耦合器-多尔蒂线性功率放大器，覆盖26-60GHz频率范围，实现了超过一个倍频程的回退效率增强。该设计针对5G及超5G无线通信中对宽带、高效率和高线性度功率放大器的需求，通过新型架构解决了多频段、高PAPR调制下的效率退化问题。

该论文提出了一种基于Doherty-like负载调制平衡结构的功率放大器，用于毫米波5G NR和卫星通信系统。通过独特的负载调制技术，实现了15.5dBm平均输出功率和20%平均PAE，解决了高数据速率下高效率与高线性度的折衷问题。

提出了一种双驱动拓扑的毫米波功率放大器，用于5G通信，实现了50%的最大功率附加效率（PAE），解决了毫米波频段高效率和高线性度需求的矛盾。

本文提出了一种用于28GHz波束赋形发射机的反射系数传感器，采用22nm FD-SOI CMOS工艺实现。该传感器能够检测天线阵列在锐角扫描或阻塞时负载变化导致的VSWR增加，为后续调整PA性能提供反馈。

本文提出了一种瓦特级正交开关/浮空电容功率放大器，通过复域调制技术显著提升了功率回退效率，解决了传统功率放大器在低功率输出时效率低下的问题。该设计采用正交架构简化系统复杂度，并实现高数据率传输。

该论文提出了一种5-6GHz电流模式子谐波切换数字功率放大器，通过以次谐波频率切换PA单元来提高功率回退效率，克服了电压模式PA在高频下动态功耗大的问题。

该论文提出了一种阻抗变换N-path滤波器，能够实现被动电压增益，解决了传统电感/变压器在硅基集成中面积大、品质因数低和调谐困难的问题。通过利用线性周期时变（LPTV）N-path结构，实现了新的滤波和阻抗变换功能。

该论文提出了一种采用电容堆叠和动态缓冲技术的四阶噪声整形逐次逼近寄存器（SAR）模数转换器（ADC），实现了250kHz带宽和93dB SNDR，有效解决了传统噪声整形SAR中放大器功耗高、噪声大的问题。

本文提出一种电容阵列辅助级联电荷注入SAR ADC (c-ciSAR)，解决IoT传感器对低功耗高精度ADC的需求，实现了17b标称分辨率和14.14位ENOB，同时达到184.9dB的FoM。

该论文提出了一种基于单放大器EF-CIFF结构的3阶噪声整形SAR ADC，通过全动态硬件复用技术实现了高能效和高分辨率。解决了高阶噪声整形带来的功耗和面积开销问题，在0.4pF输入电容下达到了13.8-ENOB的性能。

本文提出了一种0.4-40MS/s、75.7dB SNDR的全动态事件驱动流水线ADC，采用3级级联浮空逆变器放大器取代传统静态OTA，解决了传统流水线ADC功耗随采样率缩放性差以及OTA唤醒耗时长的问题，实现了宽范围可扩展的高效高精度转换。

本文提出了一种在22nm FDSOI工艺下实现的时间交织无源噪声整形SAR ADC，支持80MHz带宽和640MS/s采样率。解决了Wi-Fi 6E应用中对高带宽、高动态范围ADC的需求，通过时间交织和无源噪声整形技术实现了低功耗高性能。

本文提出了一种具有固有增益误差容忍度的噪声整形SAR辅助流水线ADC，通过背景失调校准技术抑制动态功率放大器的增益误差，实现了25MHz带宽和75dB SNDR。该设计避免了传统闭环动态放大器高速困难、数字放大器需低噪声比较器等缺点。

该论文提出了一种结合N-path滤波与噪声整形SAR的带通ΔΣ ADC，实现了79dB SNDR和167dB FoM。通过采用顶板采样、断开CDAC与非线性输入电容的开关以及浮动逆变放大器拓扑，解决了线性度、功耗和共模反馈问题。

提出一种基于VCO的无失真传感器数字前端，解决了可穿戴传感器中运动伪影导致的大动态范围和线性度挑战，实现了178.9dB FoM和128dB SFDR，且无需校准。

该论文提出了一种覆盖400-1000nm波长的单片PPG传感器，针对微型可穿戴设备设计。通过集成不同波长的LED，实现了超低功耗24µW和高光谱响应度0.3A/W，能够有效监测心率、血氧和血压等健康参数。

本文提出了一种用于胸戴PPG监测的28µW 134dB动态范围二阶噪声整形斜率光数字转换器，通过低功耗设计解决了高动态范围与低功耗之间的权衡问题。

该论文提出了一种基于VCO的ExG生物电位数字前端，采用多相门控反相环形振荡器实现二阶调制，能够在400mVpp输入范围内达到92.3dB SNDR和1kHz带宽，同时功耗低于10µW，解决了可穿戴设备中低功耗、高精度和高输入阻抗的挑战。

本文提出了一种基于ΔΣ调制的生物阻抗读出IC，可在0.6V/0.9V低电压下工作，功耗仅为26.6至119.3µW，实现了101.9dB的信噪比和低于0.1Hz的1/f噪声拐角，解决了可穿戴设备中低功耗、高精度生物阻抗测量的难题。

本文提出一种22.6µW的生物电位放大器，采用自适应共模干扰消除技术，解决了双电极心电图记录中因电极阻抗不匹配导致的共模转差模干扰以及电源饱和问题，实现了104dB的总共模抑制比。

本文提出了一种可扩展的神经记录前端，用于完全浸入式神经探针，基于两步增量Delta-Sigma ADC架构，实现了高密度、低功耗的神经信号数字化，解决了传统探针在深脑区域记录时空间分辨率低和寄生效应大的问题。

该论文提出了一种多模态外周神经主动探针和微刺激器，集成了片上双线圈功率/数据传输和64个第二级刺激通道，旨在解决外周神经刺激中的高效能量传输和精确刺激问题。

本文提出了一款基于40nm工艺的64Kb RRAM计算存储宏，通过主动反馈读取和数字辅助技术实现了读干扰容忍，解决了RRAM在AI和图分析等内存密集型工作负载中的可靠性和能效问题。该宏支持可编程计算精度（1-9位），并达到了56.67TOPS/W的高能效。

该论文提出了一种21×21动态精度位串行计算图加速器，用于使用有限差分法求解偏微分方程。通过动态精度和位串行计算，解决了传统求解器高精度迭代计算效率低的问题。

该论文提出一种在10nm CMOS工艺下实现的0.4至6.5GHz频率锁定环（FLL）时钟发生器，支持80ns快速锁定和自适应频率合成，用于高性能SoC的DVFS场景，解决了计算引起的供电电压下垂导致的保护带问题。

本文提出了一种分数-N数字MDLL，采用背景两点DTC校准技术，解决了参考时钟与环形振荡器相位不对齐的问题，实现了-60dBc的分数杂散。

本文提出了一种基于无复制DTC背景校准的紧凑型分数输出分频器，解决了传统DTC校准对PVT敏感的问题。该设计在0.008mm²面积和1.5mW功耗下实现了0.625至200MHz的频率范围和120fsrms的抖动性能。

该论文提出了一种分布式数字低压差稳压器（DLDO），通过时分复用校准环路实现高电流密度和宽负载范围，解决了高性能计算和AI应用中微处理器热功率预算限制下的高效供电问题。

本文提出了一种单电感四输出SoC，通过动态压降分配和自适应时钟技术，解决了单电感多输出转换器瞬态响应差和纹波大的问题，从而提升系统性能和能效。

本文提出了一种无开关电容稳压器（SCVR）的动态电压堆叠方案，用于物联网微控制器，实现了115nA的睡眠电流和1205的ULPMark-CP得分。该方案解决了传统设计在低负载电流下SCVR效率低、睡眠电流无法进一步降低的问题。

本文介绍了微软Xbox Series X游戏主机SoC，采用TSMC N7工艺集成153亿晶体管，实现GPU性能2倍、CPU性能3倍、能效2.4倍的提升，并显著增加内存和IO带宽以满足下一代游戏需求。

该论文介绍了Nvidia A100数据中心GPU及其Ampere架构，针对现代云数据中心中AI深度学习、数据分析、科学计算等多样化计算密集型应用进行优化。通过引入第三代Tensor Core支持细粒度稀疏性、新数据类型（BF16、TF32、FP64）以及多实例GPU（MIG）实现高效scale-out，显著提升了计算性能和资源利用率。

本文介绍了百度自研的AI芯片Kunlun，采用三星14nm工艺，基于XPU架构，旨在灵活处理语音、图像、语言和自动驾驶等多样化AI工作负载。芯片实现了高可编程性和高性能，峰值性能达230TOPS@INT8，内存带宽512GB/s。

该论文提出了一款176层堆叠的512Gb 3b/cell 3D-NAND闪存，采用外围电路置于存储阵列下方（PUC）架构，实现了10.8Gb/mm2的高存储密度，解决了数据增长对更高密度存储的需求。

本文提出一款1Tb容量、4b/cell（QLC）的144层浮栅3D NAND闪存，实现了40MB/s的编程吞吐量和13.8Gb/mm²的位密度，通过从TLC向QLC的转变显著提升了存储密度。

本文介绍了一款512Gb、3b/cell的第七代3D-NAND闪存，实现了184MB/s的写入吞吐量和2.0Gb/s的接口速度。该设计通过改进的编程算法和高速接口技术，解决了大容量存储中写入性能与数据速率提升的挑战。

本文实现了一款1Tb容量的3D NAND闪存，采用每单元3比特（TLC）和170+字线层堆叠技术，显著提升了存储密度和容量，解决了大容量非易失性存储的需求。

本文提出了一种基于ΔΣ调制的免滤波器Class-D耳机放大器，用于主动降噪耳机，实现了82mW功耗、-93dB THD+N、113dB SNR和93%效率，解决了传统Class-A/AB效率低和Class-G/H需外部元件的问题。

该论文提出了一种基于双RC结构的频率参考电路，通过结合具有互补温度系数的电阻实现一阶温度补偿，在0.9V供电下达到28MHz输出频率，能量效率为5pJ/cycle，并在-40°C至85°C范围内实现了±200ppm的频率精度，解决了传统RC频率参考因片上电阻温度系数大导致精度低的问题。

本文提出了一种16MHz RC频率参考，通过单点室温校准实现了在-45°C至85°C范围内±400ppm的精度，解决了传统RC频率参考需要两点校准且功耗面积大的问题。芯片采用0.14mm²面积，88μA功耗，相比先前工作实现了2倍的功耗和面积改进。

该论文提出了一种斩波稳定放大器，通过分析斩波引起的互调失真（IMD）主要源于放大器输入级的非线性，并采用一种新型的谐波抑制技术，实现了-107dB的IMD性能和28dB的斩波诱导IMD抑制，有效解决了输入频率接近斩波频率偶数倍时IMD折返至低频的问题。

本文提出了一种基于环形DCO的分数-N数字PLL，利用数字时间转换器（DTC）的二阶/三阶非线性补偿技术，有效抑制了由DTC非线性引起的分数杂散，实现了365fsrms的低抖动和-63dBc的分数杂散性能，适用于5G通信中的高频调制需求。

该论文提出了一种采用模拟采样技术的14nm分数-N锁相环，通过数字-时间转换器范围缩减技术，实现了80fs的积分抖动，解决了DTC需要同时实现高分辨率和宽延迟范围的挑战。

该论文提出了一种12.9-15.1GHz的数字锁相环（DPLL），采用bang-bang鉴相器并引入自适应优化噪声整形技术，有效抑制了量化噪声和极限环效应，实现了低抖动高性能频率合成。

该论文提出了一种15GHz分数N子采样锁相环(SSPLL)，采用电压域量化误差消除技术解决了子采样锁相环因高增益采样导致的分数分辨率难题，实现了104fsrms的抖动和-61dBc的分数杂散。

本文提出了一种基于ADPLL的24GHz自校准FMCW合成器，解决了宽频带多bank DCO的1/√LC非线性和频带重叠导致的频率不连续问题，实现了3.2GHz chirp带宽下0.01% rms频率误差。

本文提出了一种K波段12.1-16.6GHz子采样全数字锁相环（ADPLL），采用随机闪存时间数字转换器（TDC）和耦合双核DCO，实现了47.3fsrms的极低抖动，旨在满足大规模MIMO和数字波束成形等复杂远程射频头端的需求。

本文提出了一种采用32kHz参考频率的分数-N过采样锁相环(OSPLL)，通过DAC和DTC辅助技术实现200kHz环路带宽和5.79ps rms抖动，解决了传统32kHz参考PLL因窄环路带宽而导致的抖动性能下降问题。

该论文提出了一种基于锁相环的本地振荡器移相系统，通过数字后台相位偏移校正技术，在12.9至15.1GHz频率范围内实现了98.4fs的抖动性能，解决了5G毫米波通信中对超低抖动和精确波束控制的需求。

该论文提出了一种全集成GaN-on-Si栅极驱动器和GaN开关，采用温度补偿快速开启技术，解决了GaN-on-Si异质缺陷导致的温度敏感性问题，提升了功率集成电路的性能和可靠性。

该论文提出了一种600V GaN有源栅极驱动器，采用动态反馈延迟补偿技术，通过相位检测和电荷泵电路实现延迟的自适应调整，从而减少开关损耗。实验结果表明，该技术能够实现22.5%的开启能量节省。

该论文提出了一种用于汽车顺序转向信号灯的2MHz、100V输出、无闪烁频率调制GaN基buck-boost LED驱动器。解决了在宽输入电压范围（4-60V）和输出变化下实现精确稳定LED电流调节的难题，同时满足汽车应用的热和尺寸限制。

提出了一种48V至1V的DC-DC转换器，采用片上开关与GaN混合功率转换，通过12级串联电容拓扑实现8A输出、功率密度998A/inch³、峰值效率90.2%，解决了现有采用分立GaN开关成本高且功率密度低的问题。

该论文提出一种基于玻璃基扇出晶圆级封装的隔离DC-DC转换器，在变压器封装内实现1.25W功率和46.5%峰值效率。针对传统AC耦合结构在高输入电压下栅驱动过压的问题，采用耐20V的LDMOS晶体管并改进耦合电路。

该论文提出了一种无线功率传输系统，通过全集成设计实现了高达20%的轻载效率提升和快速动态响应，解决了现有WPT系统在轻载条件下效率低和瞬态响应慢的问题。

该论文提出了一种基于频率分割的无线功率和数据传输集成电路，用于神经假体，能够同时提供115mW功率和超过1Mb/s的数据传输速率。解决了光遗传学耳蜗植入体对高功率和高数据率的苛刻需求。

该论文提出了一种去中心化菊花链控制的开关电容驱动器，用于微机器人静电和压电致动器的高压驱动（100-300V）。该驱动器解决了传统方案中体积大、重量重、无功功率损耗高的问题，实现了10倍的功率降低。

本文提出一种混合开关电源调制器，实现130MHz包络跟踪带宽和10W输出功率，适用于2G/3G/LTE/NR移动通信系统，解决了宽带和高功率需求问题。

该论文提出了一款集成8960个超声单元的片上系统，用于床旁超声诊断，解决了传统压电换能器系统体积大、连接复杂的问题。通过高密度集成和片上信号处理，实现了便携式超声成像。

该论文提出了一种用于低视力增强现实智能隐形眼镜的超低功耗成像器和图像处理器。成像器在帧间空闲期间断电，实现了21pJ/frame/pixel的核心能耗，而图像处理器为34pJ/frame/pixel。同时利用累积像素输出进行环境光感知并调节显示亮度，解决了AR隐形眼镜的高能效成像与处理难题。

该论文提出了一款基于0.13µm CMOS工艺的32×32像素太赫兹光场相机SoC，工作频率为0.46至0.75THz。通过将光场成像概念扩展到太赫兹波段，实现了实时3D透视成像，解决了传统太赫兹成像系统体积大、成本高的问题。

该论文提出了一种能量回收型超声波脉冲器，通过0.25CV2f的动态功耗实现低功耗超声成像。解决了传统超声波脉冲器能耗高的问题。

本文实现了一款采用7nm FinFET工艺的异构八核CPU，用于5G智能手机SoC。通过片上传感器（过程、电压、温度、老化）动态调整guardband，优化动态频率和电压缩放（DVFS），实现了高速度和低功耗。

该论文提出了一种面积仅0.021mm²的PVT感知自适应背偏置调节器，采用数字流兼容设计和可扩展驱动器，能够在近阈值电源下有效应对工艺、电压和温度变化，实现高达450%的频率提升。解决了传统自适应电压缩放（AVS）在近阈值应用中灵敏度高、需要专用电路的问题。

本文提出了一种线程级电源管理方法，用于在7nm Hexagon DSP处理器中实现电流和温度限制，以提升高性能计算的能效和可靠性。通过自适应数字技术，该系统在多媒体和机器学习应用中优化功耗和热管理。

该论文提出了一种统一的存内动态真随机数发生器（TRNG）和多比特静态物理不可克隆函数（PUF）熵生成架构，用于普适硬件安全。通过共享存储单元实现TRNG和PUF功能，在0.8-1V供电和-10至75°C温度范围内，TRNG的最小熵大于0.99，通过所有NIST测试，实现了密码级随机性。

该论文提出了一种针对电磁/功耗侧信道分析攻击的AES-256加密芯片，采用数字友好的电流源和环形振荡器实现签名衰减，以增强抗攻击能力。解决了传统电路级防护措施在单一策略下难以达到高安全级别的问题。

本文提出一种基于反馈SPN（Substitution-Permutation Network）结构的新型强PUF，利用单元内热载流子效应实现低误码率。该设计显著增强了非线性，有效抵抗建模攻击，并实现了小于0.73%的比特错误率，适用于低功耗、低延迟的物联网认证场景。

该论文提出了一种结合工艺失配放大器和振荡器崩溃拓扑的物理不可克隆函数（PUF），旨在解决物联网应用中低成本安全认证的需求。通过利用工艺变化产生的不可预测性，该PUF能够生成唯一且稳定的挑战-响应对，同时保持小面积和低功耗。

该论文提出了一种具有自动自检查和自修复功能的物理不可克隆函数（PUF）设计，解决了传统PUF在环境变化下可靠性不足的问题，实现了低于3×10^-8的比特错误率，从而减轻了对纠错码的依赖。

本文介绍了一款用于5G移动SoC的新型CPU子系统，其中高性能核心实现了3GHz时钟频率。该设计旨在满足5G应用对处理能力的高要求，并集成了三齿轮架构以优化能效。

本文设计了一款八核RISC-V向量处理器，运行频率1.44GHz，采用台积电16nm FinFET工艺制造。该芯片面向深度神经网络等密集算术计算场景，支持可变精度计算，提升了能效。

本文提出了一款用于物联网终端节点的全集成10核SoC，采用MRAM实现状态保持，并具有1.7µW的超低功耗认知唤醒功能，解决了IoT设备对高能效和低待机功耗的需求。该SoC在32GOPS下达到1.3TOPS/W的能效，并集成了专用ML加速器以进一步提升性能。

该论文提出了一款名为BioAIP的可重构生物医学AI处理器，通过自适应学习实现多功能智能健康监测。它针对神经网络分类方法在生物医学信号处理中计算复杂度高、实时性差和功耗高的问题，设计了专用加速架构。

本文提出一个由9个16Kb退火处理器芯片组成的144Kb退火系统，通过可扩展的片间连接实现大规模组合优化问题的求解，解决了单芯片退火处理器规模受限的问题。

本文提出了一种基于自适应范围移位缩放CDC和功率感知浮空反相放大器的CMOS湿度传感器，实现了1.5µW的超低功耗和0.135pJ∙%RH2的高能效，解决了传统湿度传感器功耗高、精度受限的问题。

本文提出了一种能在不确定能量收集电压低至0.3V下工作的电容数字转换器(CDC)，无需修调、参考电压和电压调节。通过极低功耗设计，实现了连续监测，解决了传统CDC在超低电压和低功耗环境下的应用难题。

该论文提出了一种高度数字化的电阻式温度传感器，面积仅2210µm²，通过1点修调在-55°C至125°C范围内实现±1.3°C（3σ）的精度，解决了微处理器和SoC中局部热点监测对小型化、中等精度和高速温度传感器的需求。

该论文提出了一种混合温度传感器，结合了高精度但功耗高的热扩散率传感器和低精度但高效的电阻式传感器，利用前者对后者进行自校准，从而在无需外部温度参考的情况下实现±0.25°C（3σ）的精度。解决了电阻式传感器通常需要两点校准而成本高的问题。

该论文提出了一种采用占空比循环技术的集成磁通门磁力计，用于接触式电流传感，实现了770 kS/s的采样率。通过占空比循环显著降低了功耗，同时保持了nT级的分辨率，解决了高电压应用中传统磁传感器功耗高的问题。

提出一种MEMS Coriolis质量流量传感器，用于测量极小流量（<1克/小时）的液体和气体，解决了传统MEMS热流量传感器只能测体积流量、需针对不同流体校准的问题。该传感器实现了300µg/h/√Hz的分辨率和±0.8mg/h的零稳定性。

本文提出一种5V动态Class-C并联单级放大器，通过近零死区控制和电流再分配轨到轨技术，实现了低静态电流下快速建立时间和高输出电流驱动能力，解决了传统缓冲放大器在大负载驱动时功耗与性能的权衡问题。

该论文提出了一款基于14nm FinFET工艺的低功耗低成本射频集成电路，支持传统蜂窝网络和5G FR1频段。通过优化电流消耗和减少外部低噪声放大器及无源元件的使用，有效降低了BOM成本并延长了电池寿命。

该论文提出了一种4路Doherty数字发射机，采用50%占空比LO的符号IQ交织上变频技术，实现了超过27dBm的峰值功率。解决了数字发射机在宽带应用中效率和功率提升的问题。

本文提出一种0.9V双通道滤波混叠接收前端，通过电阻DAC实现周期性时变电阻，结合无源混频器和积分转储电路，解决了传统N-path滤波器高LO泄漏和不支持多载波的问题。实现了+35dBm IIP3和低于-81dBm的LO泄漏。

本文提出了一种针对5G NR应用的抗阻塞接收机，采用三阶滤波技术解决了窄频率间隔下-15dBm连续波阻塞带来的线性度挑战，实现了3dB噪声系数和160MHz射频带宽。

针对全双工接收机需要大于100dB自干扰对消和大延迟范围的问题，提出了一种基于堆叠电容和N-path开关电容延迟线的宽带多域FIR对消方案，实现了低功耗、大延迟范围的实时自适应对消。

该论文提出了一种基于变压器的噪声消除CMOS接收机前端，工作在5GHz频段，实现了1.75dB的极低噪声系数和25mW的低功耗，解决了传统LNA-first架构中Gm-cell功耗过大的问题。通过变压器反馈实现噪声抵消，在保持低噪声的同时优化了功耗和带宽。

本文提出了一种4抽头3.5μm像素间距的1.2百万像素间接飞行时间(ToF)CMOS图像传感器，通过峰值电流抑制技术降低功耗和噪声，并解决多用户干扰问题，适用于移动设备中的3D深度传感。

本文提出了一种48×40分辨率的闪光LiDAR传感器，通过像素内缩放直方图时间数字转换器（TDC）解决了传统SPAD LiDAR数据量大、限制空间分辨率和帧率的问题，实现了13.5mm的深度分辨率。

该论文提出了一种用于汽车激光雷达的背面照明堆叠型SPAD直接飞行时间深度传感器，具有189×600像素阵列，可实现高精度距离测量。解决了传统LiDAR传感器在自动驾驶和高级辅助驾驶中精度和集成度不足的问题。

本文提出了一种基于45nm 3D堆叠技术的256×128 SPAD FLASH LiDAR，通过7级符合检测和渐进门控技术，实现了100m测距范围，同时解决了长距离、高分辨率和高帧率在强环境光下的矛盾需求。

该论文提出了一种采用像素并行光子计数器和子帧外推技术的SPAD图像传感器，通过堆叠结构实现了250fps帧率和124dB动态范围，解决了高动态范围成像中的运动伪影问题。

本文提出一种高速背照式堆叠CMOS图像传感器，采用列并行kT/C噪声消除采样保持和Delta-Sigma ADC，解决了高分辨率大画幅图像传感器中速度和噪声的挑战。适用于数字相机、安防和工业自动化等应用。

本文提出了一款可编程卷积成像SoC，采用电流域三元加权MAC操作，在传感器内实现卷积计算，解决了像素级处理限制感受野的问题，能效范围为0.2-3.6 TOPS/W。

该论文提出了一款1英寸17M像素、1000fps的块控制编码曝光背照式堆叠CMOS图像传感器，用于计算成像。通过块控制的编码曝光方法，实现了高动态范围成像，同时兼顾了高分辨率和高速率。

本文提出了一款1/2.74英寸32Mpixel原型CMOS图像传感器，采用0.64µm像素单元并通过全深度深沟槽隔离技术，解决了亚微米像素间串扰问题，实现了高分辨率成像。

本文提出了一种基于DAC的PAM-4发射器，采用8抽头前馈均衡（FFE），在10nm CMOS工艺中实现了224Gb/s的数据率。该设计旨在满足高性能计算、网络和AI应用对更高吞吐量的需求。

该论文提出了一种在28nm CMOS工艺中实现的200Gb/s PAM-4和100Gb/s NRZ发射机，通过最小化驱动器电容、采用灵活时钟时序控制的复用技术以及全可重构5抽头FFE架构，显著提升了输出带宽和摆幅，解决了超高速互连中的信号完整性问题。

本文提出一种基于8位DAC的源串联终端（SST）发射器，采用金属栅电阻实现，在7nm CMOS工艺下达到112Gb/s PAM-4速率和1.4pJ/b的能效，并集成8抽头前馈均衡（FFE）。该设计解决了高速有线通信中对多调制格式支持和长信道均衡的需求，同时实现了高能效。

该论文提出了一款基于DSP的116Gb/s有线收发器，采用7nm CMOS工艺，在PAM-4/Duo-PAM-4调制下可补偿45dB插入损耗，PAM-2下补偿52dB，能效达6pJ/b。解决了高速率下高损耗信道的信号恢复和功耗效率问题。

本文提出了一种基于ADC/DSP的可扩展自适应高速收发器架构，支持1.25至56Gbps/112Gbps的速率范围，采用决策导向最小均方误差（MMS）算法。该架构旨在满足超大规模数据中心、边缘计算和5G基础设施对不同速率SerDes的需求。

该论文提出了一种高度可重构的40-97GS/s DAC和ADC，具有40GHz模拟前端带宽和低于35fJ/conv-step的能效，适用于400Gb/s相干光通信系统。通过优化架构和电路设计，解决了高速光互连中对灵活性和低功耗的需求。

该论文提出了一款基于ADC-DSP的112Gb/s PAM-4收发器，适用于信道损耗超过40dB的长距离应用。采用7nm FinFET工艺，通过4抽头FIR和7抽头预失真DSP引擎以及低功耗串行器设计，实现了高数据速率下的均衡和低功耗。

本文提出一种滑窗判决反馈均衡器（SB-DFE）架构，在7nm FinFET工艺上实现了112Gb/s PAM-4线缆接收机中的9抽头低功耗DFE，通过流水线化解决了传统DFE因时序闭合限制仅能实现1-2抽头的难题。

针对量化CNN推理中的重复权重乘法、ReLU导致的不必要MAC运算以及残差块频繁片外访问三个问题，提出了一种名为QNAP的高能效量化网络加速处理器。该处理器采用有效权重卷积（EWC）和错误补偿预测等技术，实现了12.1TOPS/W的能效。

针对非稀疏神经网络训练需求，提出一款采用40nm工艺的8位浮点训练处理器，通过共享指数偏置技术实现4.81TFLOPS/W高能效，解决了现代非稀疏激活函数下传统稀疏加速方法失效的问题。

提出一种名为PIU的流式处理器，专门用于不规则概率推理网络，通过使用精度可缩放的Posit算术实现高能效计算，解决了神经网络可解释性差、依赖大量训练数据的问题。该处理器在流式处理中实现了248GOPS/W的能效。

该论文提出了一款6K-MAC的特征图稀疏性感知神经处理单元（NPU），集成于5nm旗舰移动SoC中，旨在解决移动设备上实时机器学习应用的计算资源、功耗和内存带宽限制问题。通过利用特征图稀疏性，实现了高效的计算加速。

该论文提出了一款集成片上CNN处理器的背照式堆叠CMOS图像传感器，像素为12.3Mp，尺寸为1/2.3英寸，能效达4.97TOPS/W。它解决了边缘AI设备中云计算带来的延迟、通信成本和隐私问题。

本文提出了一种用于智能可穿戴设备的实时手势识别系统，采用混合小分类器架构，实现了184µW的超低功耗。解决了现有视觉手势识别系统功耗高、精度低和灵活性差的问题。

该论文提出了一款面向物联网设备的25mm² SoC，通过贝叶斯语音去噪和基于注意力的序列到序列学习，实现了18ms的噪声鲁棒语音到文本延迟。解决了之前ASR芯片在噪声和多说话人场景下性能差的问题。

该论文提出了一种基于脉冲域除法能量（Spike-Domain Divisive Energy）的声学特征提取器，能够在背景噪声和工艺变化下保持鲁棒性，功耗仅为109nW，解决了传统噪声依赖训练方法在不同信噪比和噪声类型下精度下降的问题。

提出一种用于2-D/3-D自主导航的低能耗路径规划处理器，采用RRT算法和并行扩展技术优化性能。

一款针对无线通信系统的高抗干扰连续时间ΔΣ模数转换器，采用零消除技术消除STF峰值，实现85MHz带宽和74.4dB SNDR。

7nm FinFET CMOS工艺下实现的112Gb/s PAM-4长距离有线收发器

一种高精度电流模式带隙基准电路，采用共享偏移补偿方案，适用于宽温度范围。

一款采用96层字线技术的128Gb 1-bit/cell 3D闪存芯片，通过创新架构和编程序列提升读取速度和可靠性。

介绍了一种16GB 640GB/s的HBM2E DRAM，采用数据总线窗口扩展技术和同步设计，提升性能和可靠性。

一种采用两比特积分前端的新型22Gb/s低功耗光接收器架构

3D集成的硅光子微环112Gbs PAM-4发射器，具有热控制和非线性均衡功能。

采用5纳米FinFET技术实现135Mb高密度SRAM，通过创新写入辅助技术降低供电电压。

一款基于串行FFT和二进制神经网络的超低功耗唤醒关键词识别芯片

7纳米工艺下支持多比特输入权重和输出的存内计算SRAM宏设计

首款支持全流程基因变异发现的28nm SoC，37分钟完成全基因组分析，能效提升1.59万倍。

一款0.8V蓝牙5收发器，采用40nm CMOS工艺，具有相位跟踪接收器和数字发射器。

提出一种基于弹性时钟链的动态时序增强DNN加速器，通过多域时钟管理提升性能与能效

提出一种低抖动、低参考杂散的环形VCO注入锁定时钟倍频器，采用三重校准技术实现高性能。

一种多分支接收器，通过调制混频器时钟实现单载波和双载波并发接收及频谱扫描。

采用22nm FinFET工艺的自校准2位时间周期比较器合成分数N MDLL，实现低功耗和低杂散。

一篇关于采用混合存储体架构的低功耗LPDDR5 SDRAM的IEEE JSSC论文，实现了8.5Gb/s/pin的数据传输速率。

提出一种改进的斩波结构AC耦合仪表放大器，实现50Hz时110dB的CMRR。

IBM z15系统在相同芯片面积和技术节点下，通过增加核心、缓存和优化设计，实现了性能提升。

通过电流域签名衰减技术提升AES-256的抗侧信道攻击能力

更正了20mV输入升压转换器性能表中的错误。

首款采用主动中介层的96核处理器，集成6个28nm FDSOI芯片

2020年IEEE国际固态电路会议精选论文特刊，涵盖高速互连、数字电路及AI等领域。

一款基于振荡器的65纳米混合信号SLAM加速器，能效高达8.79 TOPS/W。

STATICA是一款支持512自旋全连接图的高性能退火处理器，采用随机细胞自动机退火动力学。

IEEE JSSC期刊由IEEE固态电路学会出版，提供固态电路领域的最新研究和技术进展。

一种采用尾电阻线性化技术的高能效惠斯通电桥温度传感器，具有高灵敏度和低功耗。

提出一种新型噪声降低技术，用于改善5G接收器中宽带低噪声跨导放大器的噪声系数。

提出一种10MHz闭环EMI调节GaN开关电源转换器，通过模拟米勒平台跟踪和自适应栅极驱动优化EMI与效率。

提出选择性激活8倍时域锁存插值技术，降低6位闪存ADC功耗并提升速度。

本文介绍了一种基于CMOS的超宽带FMCW雷达，采用太赫兹频率梳架构，实现了220至320 GHz的无缝扫描。

一种耐受15VPP共模干扰的低功耗生物电位放大器，用于双电极ECG记录。

一款适用于汽车电子的3至40V GaN驱动器，采用主动自举平衡和VSW双沿死区调制技术，实现高频高效功率转换。

提出一种基于泄漏电流的物理不可克隆函数(PUF)，通过阈值电压变化生成密钥，面积仅354F²，并采用无损稳定化方案提升稳定性。

提出一种低功耗折叠电压-时间转换器，用于高速7位时间型ADC。

本文介绍了一种采用分布式输入VCO作为第二级积分器和量化器的二阶VCO基连续时间ΔΣ调制器，显著提高了动态范围和能效。

提出一种可配置的分裂树SCL极化解码器，通过并行解码提升吞吐量和降低延迟。

提出一种数字辅助模拟LDO，实现快速瞬态响应和高精度负载调节。

高压双输入降压转换器，用于摩擦电能量收集，效率高达84.7%

提出一种低面积全非线性10位列驱动器，采用低压DAC和开关电容放大器。

本文提出了一种并行滑动中频接收器前端，支持双频载波聚合，具有低噪声和高增益特性。

提出了一种用于计算电磁学的软件可编程模拟计算机，显著提升功率和面积效率。

基于互补增益级的伪差分分布式功率放大器，适用于5G室内通信，实现高带宽和高效率。

提出一种通过数字延迟线匹配调节电源电压的方法，确保超低功耗微处理器性能稳定。

提出一种基于CMOS的THz分子时钟，通过高次谐波探测提升中长期稳定性。

提出一种新型II型相位跟踪接收器，适用于超低功耗物联网设备。

提出一种基于电流镜的无静态电流电平转换器，具有逻辑错误检测功能，提升速度和电压范围。

一款低功耗、高灵敏度且抗干扰的BLE兼容唤醒接收器，采用单芯片三通道FBAR滤波器。

一种基于65nm CMOS工艺的无外部组件、超小型高安全性THz识别标签，采用260GHz反向散射通信和椭圆曲线加密技术。

Evolver是一种支持设备端量化电压频率调优的深度学习处理器。

提出一种混合信号动态时间规整加速器，提升时间序列分类的吞吐量。

提出SNAP稀疏神经网络加速处理器，通过并行关联搜索优化稀疏计算，提升能效比。

采用对称MOS变容器的560GHz射频前端在四阶次谐波混频模式下实现了35dB的单边带噪声系数。

本文介绍了IEEE固态电路期刊的出版信息及固态电路协会的领导团队。

提出一种新型宽带功率放大器架构，通过不平衡设计提升回退效率，支持宽调制带宽。

一款180GHz MSK接收器，采用PLL自同步载波频率，实现10Gb/s数据传输。

一种基于脉冲神经网络的压缩感知雷达加速器，显著提升目标距离和速度估计精度

提出一种三开关零电压开关（ZVS）升降压混合DC-DC转换器，适用于宽输入范围应用，具有高效率和小体积。

提出一种用于下一代DNA测序的种子扩展加速器，显著提升计算效率。

提出一种采用双时间偏移仲裁器和遗传算法校准的7位随机时间数字转换器，实现360fs时间分辨率和良好线性度。

提出一种368×184光学屏下指纹传感器，采用0.11µm CIS技术，具有快速响应和低功耗特点。

一款覆盖43-97 GHz频段的毫米波接收前端，采用无源混频器优先拓扑结构，实现高线性度和宽带性能。

一款采用2抽头直接判决反馈均衡的60Gbps PAM4有线接收器，具有低延迟和高能效特性。

一种基于信噪比的完全模拟语音活动检测电路，功耗低至760nW。

提出增强型级间增益误差整形技术和一阶被动量化噪声整形技术，实现高性能ADC设计。

提出一种多输入单电感多输出能量收集接口，峰值效率达90.2%，最大输出功率24mW。

一款用于早期乳腺癌检测的10MHz宽频带电阻抗断层成像IC，具有高精度和小尺寸特点。

一种基于生物燃料电池的高效能量收集器，峰值效率达86%，最低工作电压0.25V。

7纳米Hexagon计算数字信号处理器通过集成电流和温度限制系统提升可靠性

提出一种采用线性采样器和CDAC的分数-N参考采样锁相环，实现低噪声和高线性度。

一款用于康复的集成手势和步态分类SoC，采用无ADC混合信号特征提取电路降低功耗和面积。

一款适用于5G无线系统的高线性高效28GHz功率放大器

130nm BiCMOS工艺实现24Gb/s双向同轴链路，支持直流供电。

提出一种结合精度级联和零跳过的条件计算方案，用于高效DCNN加速器设计。

提出一种高效高压驱动电路，用于毫米和厘米级静电和压电微机器人执行器。

设计并实现了一款20MHz带宽的单比特连续时间ΔΣ ADC，采用65nm CMOS工艺，采样率2.56GHz。

2020年CICC会议因疫情转为线上举办，精选19篇高质量论文扩展版，涵盖IC设计多个领域。

提出高密度3D可堆叠2D2R nvTCAM，结合机器学习实现低功耗智能搜索。

基于氮空位中心的CMOS量子磁强计，实现高灵敏度和小型化

比较SAR和SS ADC在量子图像传感器中的功耗表现，SAR ADC功耗更低。

本文介绍了G波段单静态和双静态雷达收发器，集成片上天线，用于短距离高精度应用。

提出一种周期性时变噪声消除技术，用于滤波混叠接收器，提升噪声性能。

提出一种抗电源侧信道攻击的12位125MS/s安全SAR ADC，采用神经网络攻击方法和电流均衡器保护技术。

首款超低功耗（415nW）人体通信安全节点，结合物理与数学加密技术。

IEEE JSSC期刊的出版信息及编委会成员介绍

基于ADC-DSP的多标准接收器，支持10至112 Gb/s速率，采用7nm FinFET工艺，实现高效能耗比。

一种基于DFLL的低功耗片上振荡器，适用于IoT应用

一款0.6mW功耗的16-FSK接收器，在100kb/s速率下实现-103.2dBm灵敏度。

一款高线性度单端PAM-4发射器，通过阻抗匹配和三端ZQ校准实现28Gbps/pin传输

0.6V 785nW多模态传感器接口IC，用于臭氧污染物监测和心血管疾病联合监测。

提出一种基于环形放大器的全动态流水线ADC，支持1-MS/s至1-GS/s速率，功耗低。

一种基于VCO的高动态范围传感器前端，采用差分脉冲编码调制和背景增益校准技术，实现超低失真和高性能。

本文提出了一种1.2V、1.8Gb/s/pin的16Tb NAND闪存多芯片封装方案，采用第三代F-chip提升性能。

一种基于数字锁相环的低功耗涡流位移传感器接口，实现6.7 nm分辨率。

一款用于音频应用的高动态范围离散时间Zoom ADC，结合SAR ADC和Delta-Sigma调制器技术。

一款采用10nm FinFET CMOS工艺的全数字二进制神经网络加速器，峰值能效达617 TOPS/W。

一种利用交叉极化泄漏的CMOS双极化相控阵波束成形器，支持5G DP-MIMO操作。

一款兼容BLE和Wi-Fi的双模唤醒接收器，实现低功耗和高灵敏度。

本文提出了一种用于汽车应用的高线性度、低EMI的多电平D类音频放大器。

提出一种高效能低抖动的分数N数字锁相环，采用全差分电压域量化相位误差。

7纳米Hexagon处理器中主动时钟门控系统通过电压跌落缓解提升性能或能效

提出一种单修调开关电容带隙基准电路，采用β补偿和曲率校正技术，结合DEM技术，实现高精度温度稳定性。

14nm CMOS工艺下抗时频域侧信道攻击的AES-128和RSA-4K加密处理器

一种8位1GS/s异步循环展开SAR-Flash混合ADC，采用互补动态放大器提升速度和能效。

提出一种基于GaN的汽车电源转换器，采用抗混叠多速率扩频调制技术和自适应零电压开关技术，提升EMI抑制和效率。

提出一种超低功耗图像信号处理器，通过分层图像识别和帧压缩降低能耗。

一款36通道扫描LiDAR传感器，采用片上单光子雪崩二极管阵列和高效时间数字转换器。

本文展示了一种基于SOT-MRAM的非易失性存储器，采用55nm CMOS工艺，实现60MHz写入和90MHz读取操作。

2020年VLSI电路研讨会特刊介绍，首次全虚拟举办并新增互动环节。

首次成功演示基于绝热约瑟夫森结的超导微处理器，实现低温高效计算。

提出一种基于RRAM和模型压缩的全片上权重存储DNN加速器，适用于移动机器学习应用。

本文介绍了IEEE固态电路期刊的出版信息及相关负责人联系方式。

Z-PIM是一种支持稀疏性和可变位精度的内存处理架构，用于高效能深度神经网络。

提出一种W波段单天线FMCW雷达收发器，采用自适应泄漏消除技术。

一款基于多初级分布式有源变压器的高功率宽带毫米波Doherty功率放大器

提出一种抑制LO泄漏的宽带抗阻塞接收机技术。

基于基带均衡技术的120GHz宽带IQ接收器设计

提出一种基于电磁混合耦合的四核毫米波振荡器，实现低相位噪声和宽调谐范围。

本文展示了一种基于消息传递检测的256-QAM大规模MIMO上行链路检测器，显著降低了计算复杂度。

提出一种毫米波电流模式逆异相发射机前端，解决传统异相架构在毫米波频段的局限性。

提出分布式短截线技术，降低毫米波旋转行波振荡器的闪烁噪声上变频。

一种采用负阻斩波和三电平FIR-DAC的低功耗音频连续时间ΔΣ调制器

一种采用部分交织技术和噪声整形的高带宽、高能效SAR辅助流水线ADC。

提出一种四元素500MHz带宽40mW功耗的6位ADC时域空间信号处理器。

本文提出了一种采用自偏置和电容耦合方案的纳瓦级CMOS电压基准，显著提升了PSRR和建立时间。

提出一种新型开关电感电容电压调节器，实现高效集成与快速瞬态响应

提出一种自门控射频能量收集器，用于高PAPR波形下的高效无线能量传输

一种光伏能量收集器，采用辐照感知混合算法和增强型FOCV方法，实现高效MPPT和宽功率范围。

一种适用于人体热能收集的自启动升压转换器，采用损耗感知MPPT方案，实现低输入电压下的高效率能量提取。

一种基于次谐波脉冲注入技术的极低功耗32kHz晶体振荡器

介绍了一种用于快速受激拉曼散射显微镜的多通道集成电路，支持高帧率多频同时测量。

提出一种0.25V超低电压锁相环，采用偏移双路径架构降低电荷泵设计难度

采用28nm CMOS工艺设计的1.3–4GHz数字延迟锁定环，通过顺序延迟控制和可重构延迟线降低抖动和锁定时间。

分布式SiGe低噪声放大器与硅光调制器协同设计，提升宽带射频光纤链路的线性度。

一款用于微型3D超声系统的36通道自校准前端ASIC，集成发射、接收和ADC功能，功耗低且支持校准。

CAP-RAM是一种基于电荷域内存计算的6T-SRAM宏，用于高效CNN推理。

STICKER-T是一款采用块循环神经网络算法的高效能统一神经网络处理器。

提出一种在柔性基板上使用单极性TFT实现高效全摆幅逻辑电路的方法。

一种用于检测磁纳米颗粒弛豫的低噪声磁传感器前端，具有18位Zoom ADC和先进噪声抑制技术。

65nm CMOS工艺下基于深度学习的低功耗关键词识别芯片

提出一种基于混合模式SRAM的物理不可克隆函数，兼具高稳定性和低功耗。

本文介绍了一种10MHz开关电源转换器，用于满足5G物联网电源的严格要求。

一款采用四抽头两步FFE和自动相位对齐技术的112Gbs PAM-4电压模式发射器

本文介绍了一种基于28nm CMOS工艺的145GHz FMCW雷达系统，用于生命体征和手势检测。

提出一种用于电子皮肤的多通道无线传感器接口电路，采用CDMA-like方法同时记录电阻和电容传感器信号。

提出一种基带噪声消除接收器架构，提升带内线性度并打破线性度与噪声的权衡。

一款180nm CMOS双向神经接口SoC，采用自适应IIR滤波器消除刺激伪迹，实现同步记录与刺激。

报道了一种基于40nm CMOS工艺的低温宽带低噪声放大器，用于量子应用。

提出一种无晶体BLE发射器，通过GFSK调制包恢复时钟，满足BLE要求。

提出一种适用于高转换比的混合升压转换器，采用交叉连接飞电容技术降低电压应力和功耗。

提出一种基于复杂域Doherty架构的高效正交数字功率放大器，结合Class-G技术提升效率。

提出一种可编程时间近似滤波器(TAF)，用于直接射频发射机架构，实现高效射频带通滤波。

开发了一种基于时间的65nm混合信号集成电路，用于解决最短路径问题。

提出一种压缩时域池化感知卷积CNN引擎，用于高效边缘AI计算。

Colonnade提出了一种全数字位串行计算内存宏，支持1-16位可配置输入和权重精度。

提出动态聚焦大阵列电磁功率的架构、电路与算法，应用于无线能量传输等。

提出一种用于近阈值电压NoC的亚稳态检测与纠正技术MEDAC，显著降低亚稳态概率并提升性能。

提出一种新型PUF架构，通过运行时自适应纠错降低能耗并提升可靠性

基于光学联合供电与数据传输的视网膜刺激器ASIC架构，用于部分恢复AMD或RP患者的视力。

SleepRunner是一款28nm FDSOI超低功耗MCU，优化逻辑/内存/电源管理，适用于物联网长寿命需求。

提出一种6.78MHz无线功率传输系统，采用结构可重构功放和0X/1X调节整流器以提高效率。

本文介绍了IEEE固态电路学会的组织结构和领导成员信息。

提出一种基于弹性时钟的低电压操作方案，通过时序误差校正减少时序裕度，提升能效和性能。

一种紧凑型2倍时间交织开关电容DAC，适用于数字密集型发射机架构。

一款0.8V低功耗多模视觉传感器，支持运动检测与显著性检测，采用乒乓PWM像素设计。

提出一种双斜坡调制方案和基于TLL的谷电流传感器，用于提升10MHz电流模式AOT升压转换器的效率和稳定性。

55nm SiGe BiCMOS工艺实现的四合一100GS/s时间交织器，具有低时钟馈通和内置前馈均衡器。

提出一种28GHz波束空间MIMO接收机架构，支持多波束形成和频分复用。

提出一种4-GS/s 10-ENOB 75-mW环形放大器ADC，采用16nm CMOS工艺，具有背景监测功能。

一款用于物联网的低功耗压缩感知CMOS图像传感器

提出一种超宽带毫米波和亚太赫兹信号发生器，采用无变容四频VCO和双模ILF技术。

65纳米工艺下采用自适应匹配线放电方案的低功耗高性能TCAM设计

一款宽带线性超紧凑毫米波功率放大器，采用分布式巴伦输出网络实现宽频带匹配。

介绍了一种集成多模态CMOS细胞传感器/刺激器阵列芯片，支持多种传感和刺激功能。

提出一种用于高容量DRAM的控制器PHY，采用阻尼电阻辅助脉冲前馈均衡器减少信号干扰。

一款用于人体长期植入的32通道神经调控系统芯片，具备低噪声记录和高电压兼容性。

提出一种PVT变化鲁棒的全数字注入锁定时钟倍频器，通过时间分割双校准技术优化性能。

提出一种4×时间交织二阶调制器，通过数字前馈外推技术减少模拟硬件开销，实现5MHz带宽和86.1dB SNDR。

本文提出一种模块化混合LDO，具有快速负载瞬态响应和可编程PSRR与PCE能力。

一款8位10GHz时间交错SAR ADC，采用分组DAC电容和对称结构降低寄生电容。

提出级联电流镜电路，提升SRAM内存计算线性度和一致性。

提出一种三态双降压转换器，实现高效高功率密度的12V/24V至1V直流转换。

采用逐步充电技术降低晶体振荡器启动能耗

介绍了一种双模式微电极阵列（DM-MEA），用于同时进行全帧和高信噪比神经信号记录。

高压CMOS有源像素传感器用于电离粒子检测，采用深n阱工艺实现快速信号检测。

Jintide利用低成本可重构外部监视器增强CPU硬件安全性

提出冗余交叉技术RXF，利用晶体管失配实现神经刺激器的超分辨率。

本文介绍了IEEE固态电路学会的组织架构和领导成员。

一款0.35V供电、5,200μm²面积的2.1MHz弛豫振荡器，具有温度稳定性和高能效。

一种用于LPWAN的高灵敏度分频BFSK可配置数据/唤醒接收器

65nm CMOS工艺下实现16Gb/s、-11.6dBm OMA灵敏度的低功耗光接收机

首款集成唤醒接收器的智能隐形眼镜无线电平台，功耗仅25nW。

提出一种基于相对质数时间交织的次分级SAR ADC，采用片上背景校准技术降低时序偏差。

提出一种基于可重构开关转换器的双频双输入双输出热电能收集接口，实现高效能量提取与分配。

提出一种双模式连续可调转换比的SC能量收集接口，提升热电发电机功率转换效率。

提出一种全动态、低功耗、宽带时间交织噪声整形SAR ADC，采用CIFF架构实现。

一种用于AMOLED显示器的混合单电感双极输出DC-DC转换器，具有浮动负输出配置和低纹波特性。

提出一种基于6T SRAM的内存计算宏，提升边缘设备多比特乘加运算能效

基于耦合环形振荡器的概率计算架构，用于高效解决NP难组合优化问题。

提出一种可扩展的多相峰值电流模式降压控制器，具有亚毫欧级DCR电流检测和同步过流保护功能。

一种单级双输出调节整流器，用于小型化无线设备，实现高效能转换。

提出一种超低功耗软件定义始终唤醒系统，显著降低物联网设备在随机稀疏事件场景下的功耗。

本文提出了一种基于时间放大器的数字分数频率转换器，应用于6.5GHz数字分数-N锁相环。

一款基于开关电容技术的离散时间模拟计算机芯片，用于求解一维波动方程。

该论文对一篇关于28GHz高效PA的IEEE JSSC文章进行了更正，修正了公式和定义错误。

该论文更正了Evolver深度学习处理器中引用的错误。

首次展示带宽超过300GHz的分布式放大器MMIC。

GANPU是一种高效能的多DNN训练处理器，专为GAN设计，适用于移动设备。

2020 IEEE BCICTS会议精选论文，涵盖SiGe和III-V/CMOS IC技术的最新研究。

HNPU是一种采用算法-硬件协同设计的高效能DNN训练处理器，支持随机动态定点表示和自适应精度搜索。

Ku波段70W和30W级内部匹配GaN功率放大器，具有低IMD3，适用于多载波卫星通信。

IEEE JSSC期刊新增四位副编辑，涵盖存储器、数字电路、数据转换器、模拟电路、RF、毫米波、THz电路和功率放大器等领域。

本文介绍了一种在SiGe-Bipolar CMOS技术中实现的120-GS/s 8位模拟多路复用器，具有高分辨率设计考量。

IEEE固态电路期刊的出版信息及编委会成员介绍

提出一种基于10T SRAM的双向内存计算架构，消除垂直数据存储需求并提升计算稳定性。

提出一种基于SPAD的64×64间接飞行时间图像传感器，深度范围达50米。

提出一种带开关毛刺补偿的10GS/s NRZ混合DAC，显著提升线性度。

一款采用120nm SiGe:C BiCMOS工艺的45GHz收发器，支持64-QAM调制，满足IEEE 802.11aj标准。

提出一种用于物联网边缘传感器的无电容时间域LDO，静态电流仅310nA，FoM为3fs。

65nm CMOS工艺下的正交平衡开关电容功率放大器，支持全双工和半双工操作。

一种采用多速率LMS背景校准的CT 2-2 MASH ADC，具有高温度和工作频率变化容忍度。

一种利用RF码域信号处理的全双工Rake接收机，可抑制发射自干扰并利用多径提高信噪比。

提出一种由摩擦纳米发电机供电的全能量自主温度-时间转换器，用于生物医学应用。

一种可重构电容功率转换器，用于室内光能供电的无电池物联网设备。

提出一种单BJT带隙基准源，通过频率补偿优化稳定性和功耗

一款用于单电缆64阵元血管内超声探头的收发器ASIC，支持3D成像。

本文介绍了一种用于高性能植入物的全集成无线射频供电数据收发器。

提出一种能效优化的GAN训练加速器，支持用户本地数据重训练。

提出一种基于GaN器件的四相快速降压转换器，用于5G NR包络跟踪，峰值效率达85.7%。

提出一种消除冗余的超低功耗全静态无竞争触发器，适用于宽电压范围（1-0.3V）。

提出一种宽带主动负载调制功率放大器架构，支持超倍频带宽和高能效多标准无线通信。

提出并验证了一种骨导式人工耳蜗微系统，集成了ECAP采集和电极组织阻抗测量电路，支持单极双相恒流刺激。

该论文讨论了28GHz数字RX波束成形接收机的噪声系数测量方法及其性能分析。

该论文更正了早期版本中图4的引用错误，并提供了正确的性能对比图。

该论文讨论了硅基1 THz高功率辐射的全可扩展阵列结构，并修正了先前文章中的数学错误。

提出一种新型架构，将真随机数生成与私钥加密统一，通过重用加密核心实现高效低成本的集成安全系统。

2020年亚洲固态电路会议精选论文特辑介绍

利用非线性模拟特征提取实现纳瓦级声学推理传感

Kathryn Wilcox被任命为IEEE JSSC期刊的新副编辑，专注于数字电路与系统设计。

提出一种低抖动、低功耗、低参考杂散的参考过采样数字锁相环，性能卓越。

数字分数N锁相环中的频谱呼吸现象及其多速率动态元件匹配解决方案

TIMAQ处理器采用时域存内计算架构，通过独特权重卷积加速混合精度非均匀量化DNN，显著降低能耗和计算量。

IEEE JSSC期刊由IEEE固态电路学会出版，提供固态电路领域的最新研究成果。

提出一种可在0.25V超低电压下工作的无修调电压基准源，功耗仅5.4pW

一款1.2百万像素间接飞行时间图像传感器，采用4抽头3.5微米像素设计，降低峰值电流并消除多用户干扰。

本文介绍了一种动态范围达124 dB的SPAD光子计数图像传感器，采用子帧采样技术实现无噪声读出和运动伪影抑制。

一种148纳瓦可重构事件驱动智能唤醒系统，用于AIoT节点，显著降低功耗并支持多应用智能事件检测。

一种基于VCO的无校准AFE，用于ExG读取，具有高动态范围和线性度。

研究高频毫米波功率放大器的增益与嵌入放大单元对输出功率的影响，提出匹配级联单元和差分槽功率合成器，实现200 GHz高功率输出。

提出一种22.9-38.2GHz双路径噪声消除低噪声放大器，采用28nm CMOS工艺实现低噪声和高性能。

一种无相位插值器的23 GHz采样锁相环，实现110 dBc/Hz带内相位噪声和500 MHz FMCW啁啾。

一款24GHz全集成FMCW雷达收发器，采用55nm CMOS工艺实现。

提出一种新型数字调制极化相控阵发射机架构，采用相位调制和前馈动态匹配技术，实现高效率和低相位误差。

一款50.1-Mpixel、14-bit、250帧/秒的背照式堆叠CMOS图像传感器，具有低噪声和高线性度。

提出一种嵌入指纹电阻提取技术的多触点读取IC，用于电容式触摸屏，实现用户区分。

40纳米CMOS工艺实现的670GHz太赫兹源阵列，采用第三谐波振荡器-辐射器拓扑，最大EIRP达7.4dBm。

一种无需校准、全被动噪声整形SAR ADC，实现90.5dB SNDR和94.3dB动态范围。

提出一种混合升压转换器架构，用于提高移动应用中LED驱动器的效率。

一款用于量子计算的集成低温CMOS SoC，支持量子比特状态操控与读取

一种基于逆变器级联包络偏置LNA的非线性接收器，适用于物联网应用。

提出一种采用振幅调制多频激励技术的电容式触摸屏读出集成电路，有效减少电荷溢出并提高信噪比。

提出一种采用参考波形过采样技术的低功耗分数N ADPLL，有效降低抖动和建立时间。

一种集成电源级的谐振式一步325V至3310V DC-DC转换器，适用于低功耗应用。

单次修调Colpitts频率基准在-50°C至170°C实现±120ppm精度

提出一种采用1-2 MASH结构的流水线噪声整形SAR ADC，实现高动态范围和宽带宽。

一种基于纳米线、光寻址的无线供电视网膜修复芯片系统。

一款用于外周神经接口的64通道低功耗SoC，集成无运放二阶ADC和多模态信号记录功能。

本文设计了一种10MHz GaN栅极驱动器，采用前馈分段驱动方案，有效降低EMI噪声。

提出双Gmax核心设计，实现亚太赫兹高增益放大器，增益提升显著。

提出了一种用于毫米波数字MIMO阵列的高线性度混频器优先接收器设计

IEEE JSSC特刊介绍2021 ISSCC精选论文，涵盖多个领域的技术进展。

通过低摆幅调谐实现能效与信号质量权衡的片上链路设计

本文介绍了IEEE固态电路学会的组织结构和领导成员信息。

一款采用12级串联电容和GaN混合功率转换的48-1V DC-DC转换器，具有高开关频率和功率密度。

16nm FinFET工艺下实现的16GS/s射频采样电容DAC，支持多频段软无线电基站应用。

基于电磁耦合D类LC振荡器的125GHz全集成DCDC转换器，实现高功率密度和高效率。

提出一种单放大器实现三阶噪声整形的EF-CIFF结构NS-SAR ADC，采用kT/C噪声消除技术，实现高分辨率与能效。

14nm工艺下采用DTC范围缩减技术的超低抖动分数N锁相环

提出一种基于32kHz参考的2.4GHz分数N过采样锁相环，采用混合信号设计，实现低抖动和低杂散。

40nm CMOS工艺实现的420GHz相位成像系统，具有亚5微米距离分辨率。

一种5V动态Class-C并联单级放大器，具有近零死区控制，适用于大电容负载快速缓冲。

一款71-86GHz 16单元16波束多用户波束成形集成接收器ASIC

提出填充技术抑制斩波放大器中的互调失真，提升性能。

提出混合环路结构和带通时间交织噪声整形量化器，提升100MHz带宽CT-DSM的鲁棒性和采样率。

28nm CMOS工艺下Ka波段毫米波Doherty-like LMBA，用于高速无线通信。

一种用于28GHz波束成形发射机的低功耗反射系数传感器，提升5G毫米波相控阵性能。

提出一种分布式摆动增强和谐波阻抗扩展的多核振荡器，实现低相位噪声和高品质因数。

一种用于5G毫米波相控阵系统的宽带高效发射机，具有改进的线性度和频谱纯度。

提出一种混合温度传感器，通过热扩散传感器校准电阻传感器，降低成本并提高精度。

提出一种宽带四路Doherty架构的数字发射器，采用创新的50% LO签名I/Q交错上变频技术，显著提升效率和频谱纯度。

一款低功耗、高信噪比的数字输入无滤波器Class-D耳机放大器

一款用于48V汽车应用的单片无主容错混合Dickson DC-DC转换器IC

一种低功耗、兼容IEEE 802.15.4z HRP的相干异步极性发射机，采用数字极坐标架构和异步离散脉冲整形。

提出一种基于自适应范围缩放CDC的能效CMOS湿度传感器，采用SAR ADC和ΔΣ调制器组合结构。

提出了一种集成温度补偿控制器的12V GaN驱动器和650V GaN开关，支持50MHz高频操作。

2021年IEEE ISSCC会议精选论文集，涵盖模拟、电源管理、数据转换器、RF和无线技术领域的最新研究成果。

提出一种具有深度回退效率增强的正交开关/浮动电容功率放大器（SFCPA），通过可重构自耦合消除变压器（RSCCT）实现阻抗提升。

提出一种基于太赫兹频率的频谱-空间映射原理，实现多无线节点的一次性同时定位。

IEEE JSSC期刊论文介绍了固态电路学会的组织结构和领导成员。